原因:两个always模块中都对mydata[13]赋值,而Verilog中的always模块是并行结构。 转载于:https://www.cnblogs.com/yehjiao/p/7646020.html