7、DMA’n’Play：直接内存访问在远程认证中的创新应用

DMA’n’Play：直接内存访问在远程认证中的创新应用

1. 系统性能视角

在硬件实现方面，内存总线可针对带宽或低延迟共享进行优化。以 ARM Cortex - M 系列等微控制器为例，其内存总线针对低延迟共享进行了优化。低共享延迟意味着内存访问任务之间能实现快速切换，并且 DMA 延迟可以精确预测。由于外设接口速度相对内存总线较慢，内存总线上的额外操作可忽略不计。通过 CPU 和 DMA 之间实现的低延迟共享（内存总线上的轮询仲裁）以及外设接口相对较低的速度，对处理器执行的操作影响极小。

DMA 认证机制可能会与 CPU 竞争内存带宽。硬件采用轮询仲裁，DMA 最多占用 50%的内存带宽，不会使 CPU 在内存访问上受限。不过，“DMA’n’Play”的内存使用量远低于 50%的最大带宽使用量，因为典型外设总线（如 UART 或 SPI）的传输速度远低于内存总线速度。

以下是不同接口传输速度的对比表格：
| 接口类型 | 数据速率 | 占用内存带宽比例 |
| ---- | ---- | ---- |
| UART（115,200 波特） | 约 11.25 kB/s | 1/56888 |
| SPI（40 MHz） | 最高 5000 kB/s | 1/128 |
| AHB 总线（160 MHz） | 640MB/s | - |

从上述表格可以看出，不同接口的传输速度差异巨大，UART 和 SPI 占用的内存带宽比例非常小。因此，“DMA’n’Play”对内存的影响有限，可通过选择合适的传输速度进行配置。

2. 全内存认证的可行性

全内存认证是可行的，但必须