【西西学FPGA】Lesson13

本文探讨了通过串口发送数据时遇到的问题及其解决方案,包括如何处理停止发送后数据叠加显示的问题以及出现随机红黑点的现象。文中还讨论了串口发送数据与时钟无关的特点以及系统内分频信号的重要性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

---------------------------------2016.4.10-----------------------------------------------------
1 通过串口完成数据的发送,到屏幕显示
2 fifo

出现问题:
1 当停止发送之后,再次发送程序是在原来已有的基础上写入。
修改:长期不发送的时候,将写地址清零。判断长期不发送的条件是,rx维护1输入持续超过10个bit,(也就是总线无输入状态)。
2停止发送时,图片左上角有红黑点,大小随机
原因:由于对长时间输入rx== 1 计数的cnt 范围太小,串口电压不稳定造成当停止发送的时候bus上仍然有数据传输,因此这个时候将cnt记满的值加大,问题解决

个人补充:
1 串口发送数据和时钟无关,因此baut_rate是重要参数
2 一个系统内分频信号最好是一个

-----------------------------作业----------------------------------------------------------------
1 uart+fifo+compute
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值