米联客(milianke)

FPGA在数据采集，数据处理，图像视频领域都有广泛的应用。很多FPGA工程师苦恼，如何让FPGA采集的数据可以直观显示。如果上一个LINUX再弄一个QT写示波器软件，工作又太复杂了。基于此，设计一款基于FPGA的示波器对实时采集的波形数据在显示器上直观显示，具有非常好实用价值。基于此目的，米联客在本方案中，完成了基于FPGA的一款简易示波器显示驱动设计，由于时间和精力问题，这款基于FPGA的示波器驱动目前还只能以描点的方式进行显示。并且没有复杂的功能，只能简单的展示采集的数据。

本实验通过FPGA内部资源实现HDMI协议，使用HDMI直接驱动HDMI接口显示器,这是成本非常低廉的一种方案，可以实现HDMI输出1080P@60fps的视频图像。本实验需要用到前面课程中的VTC模块产生视频时序，以及TPG模块产生测试图形，只使用 HDMI 接口来显示图像，没有传输音频。关于VTC视频时序参数的设置，读者可以阅读前面VTC相关的课程内容

TPG(video_test_pattern generator) 视频测试模式发生器用于产生测试数据，对视频数据通路测试。本课设计一个图像数据发生器，该模块能够产生不同颜色和样式的图像数据，并按顺序将RGB图像数据发送到有效显示区域。

Video Timing Controller 缩写VTC是我们在所有涉及FPGA图像、FPGA视频类方案中经常用到的一种用于产生视频时序的控制器。本课以 VGA 为切入点，学习视频传输的基本知识和相关概念，以及视频时序的控制器的相关内容。

本节课继续利用I2C总线控制器实现对RTC时钟芯片，PT7C4337的读写访问，进一步验证我们设计的i2c控制器的可靠性。有了前面的基础，这节课内容学习起来很轻松。本节课主要是基于我们编写的I2C控制器的应用，侧重点是应用，所以不再给出RTL级别的仿真结果，直接通过控制器访问PT7C4337芯片。在完成本实验前，请确保已经完成前面的实验，包括已经掌握以下能力：1:完成了TD软件安装2:完成了modelsim安装以及TD库的编译3:掌握了TD仿真环境的设置4:掌握了modesim通过do文件启动仿真

前面的课程中，我们学习了I2C总线协议，以及介绍了米联客I2C Master控制器的实现原理、内部状态机、I2C时序产生、外部控制接口。本文开始，后面所涉及的I2C总线相关内容都会使用该控制器实现。本实验使用米联客的uii2c控制器实现对EEPROM的访问。在完成本实验前，请确保已经完成前面的实验，包括已经掌握以下能力：1:完成了TD软件安装2:完成了modelsim安装以及TD库的编译3:掌握了TD仿真环境的设置4:掌握了modesim通过do文件启动仿真

I2C Master控制器主要包含I2C收发数据状态机，SCL时钟分频器、发送移位模块、接收移位模块、空闲控制忙指示模块。SCL和SDA的输出逻辑和时序通过SCL和I2C状态机控制。

我们知道I2C总线具备广泛的用途，比如寄存器的配置，EEPROM的使用，更重要的是I2C总线上可以挂载非常多的外设。 对于一些低速器件的访问非常节省IO资源，由于是标准的总线接口，使用起来非常方便。I2C总线是OC开路，支持双向传输，所以总线上需要上拉电阻

在前面完成了SPI发送驱动程序、SPI接收驱动程序设计，本文对前面的SPI收发驱动做一个环路测试，通过仿真，以及在线仿真的方式验证SPI的收发应用。本文将在前面课程的基础上完成，包括采用前面课程编写SPI发送驱动和接收驱动。在完成本实验前，请确保已经完成前面的实验，包括已经掌握以下能力：1:完成了TD软件安装2:完成了modelsim安装以及TD库的编译3:掌握了TD仿真环境的设置4:掌握了modesim通过do文件启动仿真

SPI的接收器驱动程序主要为SPI_CLK和SPI_RX接收数据总线的时序来设计。通过前面的SPI协议学习，我们这里设计的SPI驱动程序需要支持CPHA=0 CPOL=0;CPHA=1 CPOL=0; CPHA=0 CPOL=1; CPHA=1 CPOL=1四种情况。CPHA用于控制SPI接收器的采样时钟位置，CPOL用于设置SPI_CLK的初始电平是高电平还是低电平。

SPI的发送器驱动程序主要围绕SPI_MOSI以及SPI_SCLK来设计。通过前面的SPI协议学习，我们这里设计的SPI驱动程序需要支持CPHA=0 CPOL=0; CPHA=1 CPOL=0; CPHA=0 CPOL=1; CPHA=1 CPOL=1四种情况。CPHA用于控制SPI接收器的采样时钟位置，CPOL用于设置SPI_SCLK的初始电平是高电平还是低电平。

SPI(Serial Peripheral Interface，串行外围设备接口)通讯协议，是 Motorola 公司提出的一种同步串行接口技术，是一种高速、全双工、同步通信总线，在芯片中只占用四根管脚用来控制及数据传输，广泛用于 EEPROM、Flash、RTC(实时时钟)、ADC(数模转换器)、DSP(数字信号处理器)以及数字信号解码器上，是常用的、重要的低速通讯协议之一。本节我们主要学习SPI通信的原理。

前面两课，我们完成了我们发送程序的测试，成功给PC主机发送了“HELLO FPGA”的信息，主机显示接收成功。但是我们串口接收的程序仅仅是通过我们模拟仿真，虽然仿真结果达到了期望，但是不能直接上板测试难免差强人意。所以我们不妨将我们串口UART接收程序以及发送程序连接起来，做到能将PC端通过USB发送过来的数据接收，然后将接收到的数据再通过发送程序返回给我们的PC机。

本章将学习 UART 通信的原理及其硬件电路设计，并使用FPGA来实现UART串口接收控制器的设计。在完成本实验前，请确保已经完成前面的实验，包括已经掌握以下能力：1:完成了TD软件安装2:完成了modelsim安装以及TD库的编译3:掌握了TD仿真环境的设置4:掌握了modesim通过do文件启动仿真

本章将学习 UART 通信的原理及其硬件电路设计，并使用FPGA来实现UART串口发送控制器的设计，实现主程序中调用串口发送控制器发送字符“HELLO FPGA”。在完成本实验前，请确保已经完成前面的实验，包括已经掌握以下能力：1:完成了TD软件安装2:完成了modelsim安装以及TD库的编译3:掌握了TD仿真环境的设置4:掌握了modesim通过do文件启动仿真

信息时代，数据是最宝贵的资源，通信就是数据信息的传输与交换。在FPGA设计中，我们经常需要板内、板间或者下位机与上位机之间进行数据的发送与接收。没有通信，板卡所实现的功能仅仅局限于板卡本身，就无法通过其它设备获得有用信息，也无法将自己产生的信息告诉其它设备。通信双方共同遵循一定的通信协议就能进行数据信息的传输与交换。常见的协议有 UART（通用异步收发传输器）、IIC（双向两线总线）、SPI（串行外围总线）、USB2.0/3.0（通用串行总线）以及 Ethernet（以太网）等。

在FPGA中，时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应用，本文的重点是培养读者对于verilog基础编程的基本功掌握。在完成本实验前，请确保已经完成前面的实验，包括已经掌握以下能力：1:完成了TD软件安装2:完成了modelsim安装以及TD库的编译3:掌握了TD仿真环境的设置4:掌握了modesim通过do文件启动仿真

按键是最为常见的电子元器件之一，在电子设计中应用广泛。按键的消抖，是指按键在闭合或松开的瞬间伴随着一连串的抖动，这样的抖动将直接影响设计系统的稳定性，降低响应灵敏度。因此，必须对抖动进行处理，即消除抖动的影响。本章节中，我们根据机械按键的构造与原理，设计并实现按键消抖。

小呼吸灯在很多设备上我们可以看到，我们可以在FPGA的控制主板上也可以加入呼吸灯，指示我们的FPGA主板正在运行。一般呼吸灯的亮灭周期是2S，呼吸灯的亮度可以通过PWM来调节。本文实现一个实用的小程序，读者完全可以自己编写代码，并且通过仿真测试代码的正确性，然后下载到开发板看实际运行效果。

本文介绍了如何在 FPGA 控制主板上实现呼吸灯，通过 PWM（脉宽调制）技术调节呼吸灯的亮度，模拟呼吸灯的2秒亮灭周期。文章提供了一个可实操的小程序，读者可以自行编写代码并通过仿真测试代码的正确性，最终将代码下载到开发板上观察实际运行效果。在开始实验前，建议确保已完成前置实验，特别是掌握 ModelSim 的使用。这些基础知识和技能将帮助读者更好地理解和实现PWM技术在不同领域的应用，包括测量、通信和功率控制等。

本节旨在教程如何使用ChipWatcher在线逻辑分析仪来监测电路内部信号的变化情况。通过ChipWatcher，用户可以添加多个信号，并设置采样时钟、采样深度、触发条件等参数，然后重新编译、下载和触发，即可查看指定条件下的信号变化情况。该工具能够提高开发效率并发现潜在的设计问题。

本文旨在引导读者掌握在FPGA开发中利用ModelSim进行代码仿真的重要性和步骤。详尽的测试条件有助于提前发现设计隐患，因此对于初学者而言，在实现功能表面之外，严谨地进行代码仿真验证是至关重要的。在实验中，需要预先安装ModelSim软件版本为modelsim-win64-10.6d-se。实验目的包括掌握ModelSim如何编译TD的FPGA库、设置ModelSim仿真、以及从TD调用ModelSim的仿真方法。具体步骤涵盖了在ModelSim安装目录下新建文件夹、编译仿真库等操作。

本文主要介绍了如何在FPGA项目中新建代码文件、添加PLL IP核、调用PLL、添加约束文件、工程编译以及下载演示的步骤。通过新建FPGA代码文件并添加PLL IP核，可以实现对FPGA的功能扩展和调用。同时，通过添加约束文件，可以对FPGA的引脚和时序进行约束，确保项目的正确性和稳定性。最后，通过工程编译和下载演示，可以将设计好的FPGA项目烧录到实际硬件中并进行验证。整个流程清晰明了，有助于开发者快速上手FPGA项目的开发和调试工作。

本章节重点介绍软件工具环境的搭建，主要包含了安装编辑器VSCode，安路开发工具TD和FD安装介绍，第三方编辑工具设置，以及安路下载器JTAG驱动安装