中断和异常

本文深入探讨了计算机系统中中断和异常的概念,包括它们的定义、分类、作用以及处理流程。详细解析了同步中断、异步中断、可屏蔽中断、非屏蔽中断、异常终止等类型,以及中断描述符表IDT的功能。同时,介绍了中断处理程序的嵌套执行、异常处理流程、中断处理的并发策略,以及软中断和tasklet的区别。

1.中断定义:

中断为一个事件,该事件改变处理器执行的指令顺序。这样的事件与CPU芯片内外部硬件电路产生的电信号相对应。

中断分为同步中断和异步中断:

同步中断:当指令执行时由CPU的控制单元产生。同步是指只有在一条指令终止执行后CPU才会发出中断。同步中断又称异常。

异步中断:其他硬件设备依照CPU时钟信号随机产生。

2.中断信号的作用

中断信号使得处理器转而去运行正常控制流之外的代码。当中断信号到达时,CPU必须停止当前正在做的事,并且切换到一个新的活动。为了做到这一点,就要在内核态堆栈保存程序计数器的当前值(eip 和 cs 寄存器),并把与中断相关的一个地址放进程序计数器。

中断切换和上下文切换(进程切换)的异同:

上下文切换是发送在内核用一个进程替代另一个进程。而中断处理是切换内核的控制路径。

 

中断处理是内核执行的任务之一,需要有如下约束:

  • 内核的目标就是让中断尽可能快的处理完,尽其所能把更多的额处理向后推迟。内核相应中断后需要进行的操作分为两部分:关键紧急的部分立即执行,其余推迟部分内核随后执行。
  • 中断处理程序必须编写成使相应内核控制路径能以嵌套的方式执行,当最后一个内核控制路径终止时,内核必须能恢复被中断进程的执行。
  • 中断虽然可以嵌套,但是在临界区中中断必须禁止。

 

3.中断和异常的分类:

中断:

  • 可屏蔽中断:处于屏蔽状态的中断控制单元可以忽略它。
  • 非屏蔽中断:非屏蔽中断总是由CPU辨认,只有危急时间比如硬件故障才会引起屏蔽中断。

 

异常:

异常又分为处理器探测异常 和 编程异常。

处理器探测异常:当CPU执行指令探测到一个反常条件所引起的异常。可进一步分为三组,由CPU控制单元产生异常时保存在内核态堆栈eip寄存器中的值决定。

  • 故障fault:通常可以纠正,一旦纠正,程序可以不失连贯性的情况下重新开始,eip中的值时引起故障的指令地址,当异常处理程序终止时,那指令会被重新执行。
  • 陷阱trap:在陷阱指令执行后立即报告,内核把控制权返回给程序后就可以继续它的执行而不失连贯性。保存在eip中的值是一个随后要执行的指令地址,只有当没有必要重新执行已终止的指令时,才触发陷阱。陷阱的主要用途是为了调试程序。
  • 异常终止abort:发生了严重错误,控制单元出现问题,从而不能在eip寄存器中保存引起异常指令所在的确切位置。常用于报告严重的错误,比如硬件故障或系统表中的无效值或不一致的值。

编程异常:

在编程者发出请求时发生,由int 或者 int3指令触发。编程异常又称为软中断,常用于执行系统调用以及给调试程序通报一个特定的事件。

 

3.1 IRQ和中断

IRQ:每个能够发出中断请求的硬件设备控制器都有一条名为IRQ的输出线。现在所有的IRQ线都与一个名为可编程中断控制器的硬件电路的输入引脚相连。

可编程中断控制器执行下列动作:
1.监视IRQ线,检查产生的信号。

2.若有一个引发信号出现在IRQ线上:

  • 把接收到的引发信号转换成对应的向量。
  • 把这个向量存放在中断控制器的一个I/O端口,从而运行CPU通过数据总线读取此向量。
  • 把引发信号发送到处理器的INTR引脚,即产生一个中断。
  • 等待,直到CPU通过把这个中断信号写进可编程中断控制器的一个I/O端口来确认它,当这种情况发生时,清除INTR线。

3.返回第一步

 

3.2中断请求在CPU之间并发方式

静态并发:IRQ信号传递给重定向表相应项中所列出的本地APIC,中断立即传递给一个特定的CPU,或一组CPU,或所有CPU。

动态并发:如果处理器正在执行最低优先级的进程,IRQ信号就传递给这种处理器的本地APIC。

 

4.中断描述符表

中断描述符表IDT是一个系统表,与每一个中断或异常向量相联系,每一个向量在表中有相应的中断或异常处理程序的入口地址。

IDT包含三种类型的描述符:

任务门 task gate:当中断信号发生时,必须取代当前进程的TSS选择符存放在任务门中。

中断门 interrupt gate:包含段选择符和中断或异常处理程序的段内偏移量。当控制权转移到一个适当的段时,处理器清除IF标志,从而关闭将来会发生的可屏蔽中断。

陷阱门 trap gate:与中断门相似,只是控制权传递到一个适当的段时处理器不修改IF标志。

 

当执行了一条指令时,cs和eip这对寄存器包含下一条将要执行的指令的逻辑地址。

 

5  中断和异常处理程序的嵌套执行

每个中断或异常都会引起一个内核控制路径,当I/O设备发出一个中断时,相应的内核控制路径的第一部分指令就是把那些寄存器的内容保存在内核堆栈的指令,而最后一部分指令就是恢复寄存器内容并让CPU返回到用户态的那些指令。

内核控制路径可以任意嵌套,一个中断处理程序可以被另一个中断处理程序中断,因此引起内核控制路径的嵌套执行。

允许内核控制路径的嵌套执行必须付出代价:中断处理程序必须永不阻塞,即中断处理程序运行期间不能发生进程切换。

  • 中断处理程序可以抢占其他的中断处理程序,也可以抢占异常处理程序。
  • 异常处理程序从不抢占中断处理程序。

 

linux交错执行内核控制路径的原因:(在多处理器上,多个内核控制路径可以实现真正并发)

  • 提高可编程中断控制器和设备控制器的吞吐量。
  • 实现一种没有优先级的中断模型,因为每个中断处理程序都可以被另一个中断处理程序延缓。

 

6.异常处理

CPU产生的大部分异常都由Linux解释为出错条件。当其中一个异常发生时,内核就像引起异常的进程发送一个信号向它通知一个反常条件。

异常处理程序由以下三部分组成:

在内核堆栈中保存大多数寄存器的内容。

用高级C函数处理异常。(执行异常处理程序的C函数总是由 do_前缀和处理程序名组成)

使用ret_from_exception函数从异常处理程序退出。

7.中断处理

三种主要的中断类型:I/O中断,时钟中断,处理器间中断。

7.1 I/O中断

I/O 中断处理程序必须足够灵活以给多个设备同时提供服务。

所有I/O中断处理程序都能执行四个相同的基本操作:

  1. 在内核态堆栈中保存IRQ的值和寄存器的内容。
  2. 为正在给IRQ线服务的PIC发送一个应答,这将运行PIC进一步发出中断。
  3. 执行共享这个IRQ的所有设备的中断服务列程(ISR)。
  4. 跳到ret_from_intr()的地址后终止。

7.1.1 IRQ在多处理器系统上的并发

Linux遵循对称多处理模型SMP,即内核本质上对任何一个CPU都不该偏爱,因而内核试图以轮转的方式把来自硬件设备的IRQ信号所在的所有CPU之间分发。因此,所有CPU服务于I/O中断的执行时间片几乎相同。

7.1.2 多种类型内核栈

内核使用三种类型内核栈:

异常栈:用于处理异常。

硬中断请求栈:用于处理中断。

软中断请求栈:用于处理可延迟函数。

7.2处理器间中断处理

处理器间中断允许一个CPU向系统中的其他CPU发送中断信号。处理器间中断IPI不是通过IRQ线传输的,而是作为信号直接放在链接所有CPU本地APIC的总线上。

 

8 软中断及tasklet

软中断:表示可延迟函数的所有种类。

软中断的分配时静态的,在编译时定义,而tasklet的分配和初始化可以在运行时进行。

软中断可以并发的运行在多个CPU上,因此软中断时可重入函数并且必须明确的使用自旋锁保护其数据。

而tasklet总是被串行的执行。

 

可延迟函数可以执行4中操作:

初始化:定义一个新的可延迟函数。

激活:标记一个可延迟函数为挂起(在可延迟函数的下一轮调度中执行)

屏蔽:由选择的屏蔽一个可延迟函数,这样即使被激活内核也不执行它。

执行:执行一个挂起的可延迟函数和同类型的其他所有挂起的可延迟函数。

 

9. 工作队列

可延迟函数和工作队列非常相似,但是还有区别。

可延迟函数运行在中断上下文中,而工作队列中的函数运行在进程上下文中。

 

 

<think>我们正在讨论中断异常的处理机制及流程。根据引用内容,中断异常是处理器响应外部事件或内部错误的方式。下面我将结合引用内容,详细解释中断异常的处理机制及流程。 ### 1. **中断(Interrupt)** 中断是由外部设备或事件引起的异步事件,会打断处理器的当前执行流程。 #### 处理流程: 1. **中断请求(IRQ)**:外部设备(如磁盘、键盘)通过中断控制器向CPU发送中断请求信号[^1]。 2. **中断响应**: - CPU在每条指令执行结束后检查中断请求。 - 若中断请求存在且未被屏蔽,则响应中断: - 保存当前执行上下文(程序计数器PC、状态寄存器等)到堆栈或专用寄存器。 - 关闭中断(防止嵌套中断,除非支持中断优先级)。 3. **中断处理**: - CPU根据中断向量号(由中断控制器提供)从中断描述符表(IDT)中获取中断处理程序的入口地址。 - 跳转至中断处理程序执行: - 保存现场(通用寄存器等)。 - 执行设备服务(如读取键盘输入)。 - 发送EOI(End of Interrupt)信号给中断控制器。 4. **中断返回**: - 恢复现场(寄存器)。 - 执行中断返回指令(如`IRET`),恢复之前保存的上下文并继续执行原程序。 #### 中断类型(引用[2]): - **I/O设备中断**:磁盘、网卡、键盘等。 - **时钟中断**:定时器周期性触发,用于任务调度。 - **非可屏蔽中断(NMI)**:硬件故障等紧急事件。 - **处理器间中断(IPI)**:多核系统中用于核间通信[^2]。 ### 2. **异常(Exception)** 异常是处理器执行指令时检测到的同步事件(如除零错误),分为三类(引用[3]): 1. **故障(Fault)**:可修复的错误(如页错误)。处理流程: - CPU保存当前状态,跳转到异常处理程序。 - 处理程序修复问题(如加载缺失的页)后,重新执行触发异常的指令。 2. **陷阱(Trap)**:用于调试(如断点)。处理流程: - 保存状态后执行处理程序。 - 处理完成后继续执行触发指令的下一条指令。 3. **中止(Abort)**:严重错误(如硬件故障)。处理流程: - 系统可能直接终止进程或重启。 #### 异常处理流程: 1. **异常检测**:执行指令时由CPU硬件检测(如除零、非法指令)。 2. **异常响应**: - 立即停止当前指令。 - 保存上下文(PC、状态寄存器等)。 3. **异常处理**: - 根据异常类型(向量号)查询IDT,跳转到对应的异常处理程序。 - 执行错误处理(如终止进程或修复错误)。 4. **异常返回**: - 故障类异常:返回触发指令重新执行。 - 陷阱类异常:返回触发指令的下一条指令。 ### 3. **中断异常的对比** | **特性** | **中断** | **异常** | |----------------|-----------------------------|-----------------------------| | 触发源 | 外部设备 | CPU执行指令时检测到错误 | | 同步性 | 异步(随机发生) | 同步(由特定指令触发) | | 是否可屏蔽 | 部分可屏蔽(NMI除外) | 不可屏蔽 | | 处理目标 | 响应设备请求 | 处理错误或调试 | | 返回行为 | 返回原指令的下一条 | 故障:返回原指令;陷阱:返回下一条 | ### 4. **中断/异常处理的关键机制** - **中断描述符表(IDT)**:存储中断/异常处理程序的入口地址(引用[4])。 - **中断控制器**:管理多个中断源(如APIC、PIC)。 - **上下文保存**:通过硬件自动完成(如`pushad`指令)。 - **嵌套处理**:高优先级中断可打断低优先级处理程序(需硬件支持)。 ### 5. **处理流程代码示例(简化)** 引用[4]展示了一个中断分发器的伪代码: ```c void _global_interrupt_handler(intptr_t sp, int mcause) { intr_handler_item_t it = s_intr_handlers[mcause]; // 根据中断原因查询处理函数 if (it.handler) { (*it.handler)(it.arg); // 调用注册的中断处理函数 } } ``` > **说明**:`mcause`寄存器存储中断/异常原因码,通过查表调用对应的处理函数[^4]。 ### 6. **实际案例:Linux内核处理流程** 1. **中断入口**(汇编):保存现场,调用`do_IRQ()`。 2. **中断处理**(C语言): - 调用设备驱动注册的中断服务例程(ISR)。 - 处理中断共享优先级。 3. **中断退出**:恢复现场,执行调度(若需要)。 --- §§相关问题§§ 1. 在多核系统中,如何通过处理器间中断(IPI)实现缓存一致性? 2. 页错误(Page Fault)异常的处理流程是怎样的? 3. 非可屏蔽中断(NMI)通常用于处理哪些紧急情况? 4. 中断描述符表(IDT)在操作系统中是如何初始化的? 5. 硬件中断软件中断(如`INT 0x80`系统调用)的处理机制有何异同?</think>### 中断异常处理机制及流程详解 #### 1. **基本概念与分类** - **中断(Interrupt)**:由**外部硬件事件**触发的异步信号(如键盘输入、时钟信号)[^3] - 可屏蔽中断(INTR):可通过中断屏蔽寄存器忽略 - 非可屏蔽中断(NMI):必须立即处理的严重事件(如硬件故障)[^2] - **异常(Exception)**:由**CPU执行指令**触发的同步事件[^3] - 故障(Fault):可修复错误(如页错误) - 陷阱(Trap):调试中断(如断点) - 中止(Abort):不可恢复错误(如硬件故障) #### 2. **中断处理流程** ```mermaid sequenceDiagram participant H as 硬件设备 participant C as CPU participant I as 中断控制器 participant M as 内存(IDT) participant H as 处理程序 H->>I: 1. 发送中断请求(IRQ) I->>C: 2. 转发中断信号 C->>C: 3. 保存现场(EFLAGS, CS, EIP) C->>M: 4. 查询IDT获取处理程序地址 C->>H: 5. 跳转执行中断处理程序 H->>I: 6. 发送EOI(中断结束命令) H->>C: 7. 恢复现场(IRET指令) ``` 具体步骤: 1. **中断请求**:设备通过IRQ线发送请求到中断控制器(如APIC)[^1] 2. **中断响应**: - CPU完成当前指令后检查中断请求 - 保存状态寄存器(EFLAGS)返回地址(CS:EIP)到内核栈 3. **中断分发**: - 通过中断向量号查询中断描述符表(IDT)[^4] - 获取中断处理程序入口地址(如`_global_interrupt_handler`) 4. **处理程序执行**: - 保存通用寄存器状态 - 执行设备服务(如读取键盘缓冲区) - 发送EOI信号通知中断控制器[^2] 5. **中断返回**: - 恢复寄存器状态 - 执行`IRET`指令返回原程序 #### 3. **异常处理流程** ```mermaid graph TD A[指令执行] --> B{检测异常} B -->|无异常| C[继续执行] B -->|有异常| D[保存现场] D --> E[查询IDT] E --> F{异常类型} F -->|故障 Fault| G[修复后重试指令] F -->|陷阱 Trap| H[继续下条指令] F -->|中止 Abort| I[终止进程] ``` 关键差异点: - **同步触发**:异常在特定指令执行时立即发生(如除零错误) - **无EOI信号**:异常处理无需通知外部控制器 - **返回行为**: - 故障:返回触发指令重新执行(如页错误修复后) - 陷阱:返回下一条指令(如断点调试) #### 4. **多核处理机制** - **处理器间中断(IPI)**: - 核心A通过ICR(中断命令寄存器)向核心B发送中断[^2] - 用途: - 任务调度(唤醒空闲核心) - TLB一致性维护(TLB shootdown) - 系统关闭信号广播 - **中断性**:将特定设备中断绑定到指定CPU核心 #### 5. **关键数据结构** - **中断描述符表(IDT)**: ```c struct idt_entry { uint16_t offset_low; // 处理程序地址低16位 uint16_t selector; // 代码段选择子 uint8_t ist; // 中断栈表 uint8_t attributes; // 门类型(P=1表示有效) uint16_t offset_mid; // 处理程序地址中16位 uint32_t offset_high; // 处理程序地址高32位 uint32_t reserved; } __attribute__((packed)); ``` - **中断处理注册**(引用[4]示例): ```c void _global_interrupt_handler(intptr_t sp, int mcause) { intr_handler_item_t it = s_intr_handlers[mcause]; if (it.handler) { (*it.handler)(it.arg); // 执行注册的处理函数 } } ``` #### 6. **优先级与嵌套** - **中断优先级**: 1. 机器检查 > NMI > 硬件中断 > 陷阱 > 故障 - **嵌套处理**: - 高优先级中断可打断低优先级处理程序 - 内核栈保存多层执行上下文(最多5-8层) #### 7. **典型场景示例** 1. **时钟中断**: - IRQ0触发 → 更新系统时间 → 执行任务调度 2. **页错误异常**: - 访问无效地址 → 触发#PF异常 → 内核分配物理页 → 重试指令 3. **系统调用**: - 执行`INT 0x80` → 陷入内核 → 根据EAX值分发系统调用 > **性能指标**: > 中断延迟 $t_{latency} = t_{detect} + t_{save} + t_{dispatch}$ > 现代系统典型值:$\leq 10\mu s$ (实时系统要求 $\leq 1\mu s$) ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值