UVM: 1_UVM历史等介绍

1验证语言

1.1. Verilog

1）起源于20世纪80年代中期，1995年成为IEEE standard，即 IEEE Standard 1364 — 1995.

2）后续版本2001年推出。

3）最新标准2005年推出，即 IEEE Standard 1364 — 2005.

1.2Systemverilog

1）起源于2002年。

2）2004年发行。基于Accellera 的 Systemverilog 3.1a，Systemverilog 3.1a 是 Verilog扩展集。（所以3.1a 那个文档早已过时了）

3）2005年成为IEEE standard，即 IEEE Standard 1800 — 2005.

4）最新版是IEEE Standard 1364 — 2012.

1.3小结

1）systemverilog 包含了verilog的=所有feather，我觉得verilog可以不要了。

2）1800 — 2005这个文档我看到200多页，发现了赤裸裸的几个错误。有些是 typo，无伤大雅；但有些真的是描述性错误，如果不明确指出，很多人是比较难看出来的。为什么我这么自信那些是描述性错误呢？因为我有那部分 writer 在网络上的说明。大概意思就是，这个文档写的人比较多，版本管理有些乱，有些他改完了，需要给最终的负责人updata，但是最后汇总用的还是旧的，到时候开帖子再具体说是哪些吧！！

2 验证方法

2