有关volatile的体会

本文通过一个实例解释了在多线程或多进程环境下使用volatile关键字的重要性。具体案例为在等待UC864模块开机过程中,通过使用volatile确保了编译器不会对特定变量进行优化,从而避免了潜在的死循环问题。

    以前用volatile只是用来定义寄存器变量,也听说多进程编程需要用到这个,一直没有深刻体会。

    今天,通过编译器高级优化,终于发现volatile的重要性了。

    问题主要是在给UC864模块开机过程中等待时发生的。

    close_mobile_time=0;
    while(close_mobile_time<20);

    两句话,简单地等到close_mobile_time变量自加超过20次,close_mobile_time变量在15ms时钟中断中自加1.

    如果,编译器不优化,CPU每次都会从close_mobile_time变量的地址处取来该值,程序运行正常。

    如果采用编译器优化,编译器以为close_mobile_time一直为0,因为2句语句之间没有对close_mobile_time产生影响的语句,所以,在while循环中直接省去了close_mobile_time与20的比较,汇编代码之间编程了跳转到while的语句,即进入了死循环,而close_mobile_time在中断中还是不停地自加。

    所以,在声明close_mobile_time变量时,加入volatile关键字,即让编译器不对close_mobile_time变量进行优化,每次取值都从RAM中实际去取该变量的值,这样程序运行就正常了。

下载前必看:https://renmaiwang.cn/s/bvbfw Verilog设计_串并转换 / 移位寄存器实现了一种串并转换的功能,其核心原理在于移位寄存器的运用。 这里详细展示了串转并以及并转串两种不同的设计方案。 每一种转换模式都设有专属的使能信号,同时并行输出数据的格式提供了两种选择:最低有效位优先(lsb)和最高有效位优先(msb)。 串并转换技术主要应用于串行传输与并行传输这两种数据传输模式之间的相互转换,而移位寄存器是达成这一目标的常用工具,能够支持并行及串行的数据输入与输出操作。 这些移位寄存器通常被设定为“串行输入、并行输出”(SIPO)或“并行输入、串行输出”(PISO)两种工作模式。 在串行数据输出的过程中,构成数据和字符的码元会按照既定的时间顺序逐位进行传输。 相比之下,并行数据传输则是在同一时刻将固定数量(普遍为8位或16位等)的数据和字符码元同时发送至接收端。 数据输入通常采用串行格式进行。 一旦数据成功输入寄存器,它便可以在所有输出端同时被读取,或者选择逐位移出。 寄存器中的每个触发器均设计为边沿触发类型,并且所有触发器均以特定的时钟频率协同工作。 对于每一个输入位而言,它需要经过N个时钟周期才能最终在N个输出端呈现,从而完成并行输出。 值得注意的是,在串行加载数据期间,并行输出端的数据状态应保持稳定。 数据输入则采用并行格式。 在将数据写入寄存器的操作过程中,写/移位控制线必须暂时处于非工作状态;而一旦需要执行移位操作,控制线便会变为激活状态,并且寄存器会被锁定以保持当前状态。 只要时钟周期数不超过输入数据串的长度,数据输出端Q将按照预定的顺序逐位读出并行数据,并且必须明确区分最低有效位(LSB)和最高有效位(MSB)。
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值