- 博客(13)
- 收藏
- 关注
RSS订阅原创 vivado fpga软件 运行时间长，不用再真人看守了，直接等微信消息即可
支持vivado软件/安路fpga软件的log，当检测到bit文件生成时结束，并微信提醒支持自定义检测关键词支持wechat，wechat business支持发送给不同的好友支持超时时间和轮询间隔时间自定义。
2023-12-08 20:11:34
115
原创 上电后mcu 默认 swd引脚状态
非特殊引脚是输入浮空状态，电平不确定；JTAG/SWD特殊引脚状态：具体品牌MCU的上电时引脚默认状态情况见GPIO - PIN configuration部分
2022-06-16 09:09:11
1864
原创 ISE .gitignore文件 设置详情
保留必要的文件有.cpj / .ucf /.vhd / .v / .xise特别注意：不可缺少的IPCORE内ngc文件参考文章http://blog.sina.com.cn/s/blog_b01e1c0a0101dgv4.htmlhttps://blog.youkuaiyun.com/wordwarwordwar/article/details/53049133https://blog.youkuaiyun.com/weixin_30608503/article/details/96411975.gitig
2021-01-20 16:12:59
412
原创 volatile与const的实际使用
volatile与const的使用#define __I volatile const /*!< defines 'read only' permissions */#define __O volatile /*!< defines 'write only' permissions */#define __IO volatile /*!&
2021-01-16 19:41:06
265
原创 对SDRAM的理解总结
Physical Bank，下文简称P-BankLogical Bank，下文简称L-Bank.地址sequential与interleave的区别对下表的理解参考该论坛的理解，摘抄了几段回答，很好说明了interleave的存在总结论坛回答，我的理解就是A2,A1,A0配置的时候定义了burst length；实际读写数据的时候根据实际列地址A7~A0中的A2,A1,A0，即表中的start address来决定读取顺序。（但是还没在说明书内找到怎么分别对这两个进行设置，回头再看看.
2020-07-11 17:18:51
1545
1
原创 Verilog&VHDL编写的注意点
组合逻辑改成时序逻辑（降低LUT使用率）经验总结：从output开始捋，控制信号和数据要同步；找到路径最长的那一条数据流，给其他路径加延迟
2020-07-09 09:44:33
595
原创 quartus,modelsim,ISE相关的注意事项
quartus+modelsimverilog测试vhdl模块，clk一直为Usim设置里顶层模块没设置对
2020-06-10 19:39:08
345
原创 【STM8】多个单片机级联 UART协议 主从自主判断
项目分析灵活的模块拼接（不用刻意培训安装人员）：主从自主判断，常用的方法就是上电检测，确认主从关系容错率要高：从设备一段时间接收不到数据，重新分配主从。这就用到看门狗了。预先考虑项目升级：升级的时候要尽量少的改动，只更改主单片机的程序，从模块不用修改，就能实现升级。这样要显示的内容只能由主设备发给从设备代码实现stm8控制MBI5043的文章基础上进一步作业，只需要实现多个stm8通过UART实现通信的功能就可以了外设的使用记得初始化三部曲----时钟，引脚，外设，用到了新的外设，
2020-06-09 20:45:41
1218
原创 VHDL编写技巧----Verilog学习者改用vhdl时积累的经验
加减乘可以综合，除法取余等不能（除数是2的指数例外），建议除法用data(3 downto 0)/2 ==> data(3 downto 1)非2的指数除法 转换为a*m/(2^n)，简单的直接用 a <= c0 when b<x"**" else c1 when b<x"**" and b>x"**" else ,,, c;取余,比如data/3的余数，余数用2位二进制数表示（关键点是结果为2bits）data(1 downto 0) - .
2020-06-02 23:41:42
577
原创 【STM8】使用SPI通讯控制多个级联MBI5043 一一外设(SPI和TIM4)使用
外设的使用概要：本项目用到了SPI通信和TIM4定时器。这一章将介绍如何使用C语言来调用相应外设，调用外设分为两部分，一是初始化，二是使用外设。初始化分为三步外设时钟初始化-------外设时钟门控寄存器(CLK_PCKENR)---上一章时钟初始化有介绍外设对应引脚初始化---------GPIO的寄存器 ---上一章引脚初始化有介绍外设寄存器初始化------------外设的寄存...
2020-04-12 11:33:07
2067
原创 【STM8】使用SPI通讯控制多个级联MBI5043 一一代码实现
本章内容包含了时钟初始化，引脚初始化，逻辑函数的实现。逻辑函数的重点内容是 资料锁存函数中的注意事项，映射函数的含义。全部项目代码在文章末尾
2020-04-12 00:44:38
3772
4
原创 【STM8】使用SPI通讯控制多个级联MBI5043 一一方案制定
第一步 阅读原理图 重点看什么呢？先上图图1图2重点看：芯片具体型号（因为后面要查阅相应的参考手册）*STM8S103F3 和 MBI5043* 管脚连线方式*STM8S103F3 通过 DATA,CLK,GCLK,LA 这四根线与 MBI5043 相连*第二步 阅读被控制芯片的参考手册手册要看哪些东西？看管脚的含义从图中可以看出：DCLK,...
2020-04-11 15:15:04
4436
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人