15、计算系统设计与布尔逻辑及硬件描述语言全解析

计算系统设计与布尔逻辑及硬件描述语言全解析

在计算系统的构建旅程中，我们已经完成了一个完整计算系统的搭建。现在，让我们一起探索更多的可能性，包括系统的改进、布尔函数的合成以及硬件描述语言的使用。

1. 计算系统的改进与拓展

几乎Jack/Hack系统的每个方面都能够进行改进、优化或扩展。所有提供的工具源代码都公开可用，代码主要为Java语言，可在www.nand2tetris.org获取软件及文档。以下是一些可能的改进方向：
- 硬件实现
- FPGA 板实现 ：可尝试在 FPGA 板上实现 Hack 平台，需用主流硬件描述语言重写芯片定义，并处理 RAM、ROM 和 I/O 设备的实现问题。
- 现有设备模拟 ：在现有硬件设备（如手机）上模拟 Hack、VM 或 Jack 平台，可能需减小 Hack 屏幕尺寸以控制硬件资源成本。
- 硬件改进 ：当前 Hack 架构中程序需预存在 ROM 中，可通过修改硬件让加载程序存于可写 RAM，添加永久存储设备，扩展操作系统以处理存储和程序加载运行，并添加 OS 用户界面 shell 进行文件和程序管理。
- 高级语言 ：Jack 语言有很大改进空间，可进行简单或复杂修改，添加继承等特性可能需修改 VM 规范。也可在 Hack 平台实现更多高级语言，如 Scheme。
- 优化 ：可从硬件或编译器的局部优化入手，最佳优化效果来自优化 VM 翻译器，如减小生成汇编代码的大小并提高效率，大规模优化可能涉及修改机器语言或 VM 语言规范。
- 通信 ：可通过添加内置通信芯片并编写 OS 类处理通信协议，将 Hack 计算机连接到互联网，例如实现一个用 Jack 编写的 HTTP 网络浏览器。

2. 布尔函数合成

布尔函数合成涉及证明一些重要结论，并展示布尔表达式的简化过程。
- 布尔代数 ：布尔运算符 And、Or 和 Not 有有用的代数性质，可用于简化布尔函数。例如，Not (Not (x) And Not (x Or y)) 可简化为 x Or y，简化后的表达式在成本、能耗和计算速度上更高效。但将布尔表达式简化为最简形式是一个 NP 难问题。
- 布尔函数合成算法 ：给定布尔函数的真值表，可通过特定算法合成表示该函数的布尔表达式。具体步骤为：关注真值表中函数值为 1 的行，为每行定义一个布尔函数 fi，fi 可表示为三个变量的合取式，最终布尔函数 f 可表示为所有 fi 的析取式，即函数的析取范式（DNF）。若变量众多，DNF 可能冗长，可借助布尔代数和简化技术进行转换。
- Nand 运算符的表达能力
- 引理 1 ：任何布尔函数都可用仅含 And、Or 和 Not 运算符的布尔表达式表示。因为任何布尔函数可生成真值表，进而合成 DNF。
- 引理 2 ：任何布尔函数都可用仅含 Not 和 And 运算符的布尔表达式表示，依据德摩根定律，Or 运算符可由 Not 和 And 运算符表示。
- 定理 ：任何布尔函数都可用仅含 Nand 运算符的布尔表达式表示。通过 Nand 真值表可知 Not (x) = Nand (x, x)，And (x, y) = Not (Nand (x, y))，结合引理 2 可证明该定理。这表明计算机可仅由 Nand 门构建。

3. 硬件描述语言（HDL）

HDL 用于定义芯片，接口包含输入输出引脚，实现由其他低级芯片连接而成。
- HDL 基础
- 示例 ：以检查三个 1 位变量是否相等为例，可通过布尔函数和 Xor 门实现，使用 HDL 程序时需创建和命名内部引脚连接芯片部件。
- 程序结构 ：HDL 程序由接口和实现组成，接口包含芯片 API 文档、名称及输入输出引脚名，实现部分在 PARTS 关键字以下。芯片实现是无序的芯片部件语句序列，连接通过绑定实现，引脚有扇入 1 和无限扇出的特性。
- 规则 ：在芯片部件语句中，“=” 绑定的左边表示芯片部件的输入或输出引脚，右边表示实现芯片的输入、输出或内部引脚。
- 多比特总线
- 位编号和总线语法 ：位从右到左编号，起始为 0。输入输出总线引脚的位宽在 IN 和 OUT 语句中指定，内部总线引脚的位宽根据绑定隐式推导。
- 常量使用 ：常量 true (1) 和 false (0) 可用于定义总线，未受影响的位默认设为 false (0)。
- 内置芯片 ：芯片有原生 HDL 实现或内置实现（由高级编程语言的可执行模块提供）。Hack 计算机的 Nand 和 DFF 芯片为给定的原始芯片，多数芯片有内置实现以方便行为模拟。内置芯片提供基础、提高效率、便于单元测试、支持可视化和扩展等服务。
- 顺序芯片
- 时钟控制 ：芯片分为组合芯片和顺序芯片，顺序芯片的输出变化受时钟控制。模拟器的两阶段时钟通过 tick 和 tock 命令控制时间推进，在时钟的第一阶段（tick），顺序芯片部件的输入影响内部状态，第二阶段（tock）设置输出值。
- 时钟声明 ：内置芯片可通过 CLOCKED 语句显式声明对时钟的依赖，非内置芯片若有一个或多个芯片部件是时钟控制的，则该芯片也是时钟控制的。
- 反馈回路 ：若芯片的输入依赖于其输出，会形成反馈回路。模拟器会检查反馈回路是否经过时钟控制的引脚，若经过则允许，否则报错以防止数据竞争。
- 芯片可视化 ：部分内置芯片有 GUI 功能，可显示图形界面，用户可检查或更改芯片状态。如 ALU、寄存器、RAM 芯片、ROM 芯片、屏幕芯片和键盘芯片都有相应的可视化功能。

4. HDL 开发实用技巧

• 芯片实现顺序 ：建议按书中顺序实现芯片，否则可能因依赖的芯片未实现而导致程序出错。硬件模拟器有内置芯片实现，若当前文件夹无对应 HDL 文件，会使用内置实现。也可创建子文件夹管理 HDL 文件，确保模拟器始终使用内置芯片。
• HDL 文件和测试脚本 ：.hdl 文件和其关联的 .tst 测试脚本文件需在同一文件夹，测试脚本从当前文件夹加载 .hdl 文件。建议使用模拟器的 File 菜单仅加载 .hdl 文件或 .tst 文件，避免加载不同版本的 HDL 程序。
• 芯片测试 ：若芯片测试失败，可将相关的 .hdl、.tst 和 .out 文件复制到测试子文件夹，若芯片在该文件夹测试通过，说明可能是某个芯片部件有问题，可逐个复制其他芯片到测试文件夹并重复测试。
• HDL 语法错误 ：硬件模拟器在底部状态栏显示错误信息，小屏幕电脑可能看不到，可通过键盘操作移动窗口查看。
• 未连接引脚 ：硬件模拟器默认将未连接的输入或输出引脚设为 false (0)，若输出引脚始终为 0，需检查引脚连接和名称拼写。
• 自定义测试 ：可复制测试脚本并修改命令进行自定义测试，如更改输出文件名、删除比较行、修改输出列表显示内部引脚输出等。
• 内部引脚索引限制 ：内部引脚不允许索引，但可通过特定方法解决。
• 多输出处理 ：可使用多个 out= 绑定将总线引脚的多比特值拆分为两个总线，也可输出值并用于后续计算。
• 芯片部件签名使用 ：可从在线文档复制芯片签名到 HDL 程序并填充绑定，节省时间并减少输入错误。

通过以上内容，我们对计算系统的改进、布尔函数合成以及硬件描述语言有了更深入的了解，为进一步的开发和研究提供了基础。

计算系统设计与布尔逻辑及硬件描述语言全解析

5. 计算系统改进方向总结

为了更清晰地展示计算系统各个方面的改进方向，我们将其整理成如下表格：
|改进方向|具体内容|
| ---- | ---- |
|硬件实现| - FPGA 板实现：用主流硬件描述语言重写芯片定义，处理 RAM、ROM 和 I/O 设备实现问题
- 现有设备模拟：在手机等设备上模拟，减小 Hack 屏幕尺寸控制成本|
|硬件改进| - 修改硬件让加载程序存于可写 RAM
- 添加永久存储设备
- 扩展操作系统处理存储和程序加载运行
- 添加 OS 用户界面 shell 进行文件和程序管理|
|高级语言| - 改进 Jack 语言，简单或复杂修改，添加继承可能需修改 VM 规范
- 在 Hack 平台实现更多高级语言，如 Scheme|
|优化| - 从硬件或编译器局部优化入手
- 优化 VM 翻译器，减小汇编代码大小，提高效率
- 大规模优化涉及修改机器语言或 VM 语言规范|
|通信| - 添加内置通信芯片，编写 OS 类处理通信协议
- 实现 Jack 编写的 HTTP 网络浏览器|

从这个表格中可以直观地看到，计算系统的改进是一个多维度的工作，涉及硬件、软件、语言等多个层面。每个方向都有其独特的挑战和机遇，开发者可以根据自己的兴趣和需求选择合适的方向进行深入研究。

6. 布尔函数合成流程梳理

下面通过 mermaid 流程图来展示布尔函数合成的具体流程：

graph TD;
    A[给定布尔函数真值表] --> B[关注函数值为 1 的行];
    B --> C[为每行定义布尔函数 fi];
    C --> D[fi 表示为三个变量的合取式];
    D --> E[布尔函数 f 表示为所有 fi 的析取式（DNF）];
    E --> F{DNF 是否冗长};
    F -- 是 --> G[借助布尔代数和简化技术转换];
    F -- 否 --> H[得到最终布尔表达式];
    G --> H;

这个流程图清晰地展示了从布尔函数的真值表到最终布尔表达式的合成过程。首先，我们需要关注真值表中函数值为 1 的行，这是合成的关键步骤。然后，为每行定义布尔函数 fi，并将其表示为合取式。最后，将所有 fi 进行析取得到 DNF。如果 DNF 冗长，我们可以借助布尔代数和简化技术进行转换，以得到更简洁的表达式。

7. HDL 开发操作步骤汇总

在 HDL 开发过程中，有许多操作步骤需要注意，我们将其汇总成如下列表：
1. 芯片实现顺序
- 按书中顺序实现芯片，避免因依赖芯片未实现导致程序出错。
- 可创建子文件夹管理 HDL 文件，确保模拟器始终使用内置芯片。
2. HDL 文件和测试脚本
- 将 .hdl 文件和其关联的 .tst 测试脚本文件放在同一文件夹。
- 使用模拟器的 File 菜单仅加载 .hdl 文件或 .tst 文件，避免加载不同版本的 HDL 程序。
3. 芯片测试
- 若芯片测试失败，将相关的 .hdl、.tst 和 .out 文件复制到测试子文件夹。
- 若芯片在测试子文件夹通过测试，逐个复制其他芯片到该文件夹并重复测试，找出问题芯片。
4. HDL 语法错误
- 硬件模拟器在底部状态栏显示错误信息，小屏幕电脑可通过键盘操作移动窗口查看。
5. 未连接引脚
- 若输出引脚始终为 0，检查引脚连接和名称拼写，因为模拟器默认未连接引脚为 false (0)。
6. 自定义测试
- 复制测试脚本并修改命令进行自定义测试。
- 更改输出文件名、删除比较行、修改输出列表显示内部引脚输出。
7. 内部引脚索引限制
- 内部引脚不允许索引，可通过特定方法解决。
8. 多输出处理
- 使用多个 out= 绑定将总线引脚的多比特值拆分为两个总线。
- 输出值并用于后续计算。
9. 芯片部件签名使用
- 从在线文档复制芯片签名到 HDL 程序并填充绑定，节省时间并减少输入错误。

这个列表涵盖了 HDL 开发过程中的各个方面，从芯片实现顺序到测试、调试和优化，每个步骤都至关重要。开发者在实际开发过程中，应严格按照这些步骤进行操作，以确保开发的顺利进行。

8. 综合应用与未来展望

综合上述内容，我们可以看到计算系统的设计、布尔函数合成以及 HDL 开发是一个相互关联的整体。在实际应用中，我们可以利用这些知识来构建更高效、更强大的计算系统。例如，通过优化硬件实现和布尔函数合成，我们可以提高计算系统的性能和效率；通过改进高级语言和 HDL 开发技巧，我们可以开发出更复杂、更智能的应用程序。

未来，随着技术的不断发展，计算系统的设计和开发将面临更多的挑战和机遇。例如，人工智能、物联网等领域的快速发展，对计算系统的性能和功能提出了更高的要求。我们需要不断探索新的技术和方法，以满足这些需求。同时，我们也需要关注计算系统的安全性和可靠性，确保其在各种环境下都能稳定运行。

总之，计算系统的设计和开发是一个充满挑战和机遇的领域，我们需要不断学习和探索，以跟上技术发展的步伐。通过深入理解布尔函数合成和 HDL 开发等基础知识，我们可以为未来的计算系统设计和开发打下坚实的基础。