- 博客(217)
- 资源 (7)
- 收藏
- 关注
RSS订阅原创 NVME-oF IP 设计19: NVMe-oF与NVMe HC协同处理流程设计1
NVMe-oF与NVMe HC需协同工作，以实现协议统一、零拷贝数据传输、队列调度与背压控制、以及错误处理和管理功能。前者负责远端命令传输，后者处理本地SSD交互，二者共享数据缓冲区，避免内存拷贝；通过统一排队、条带分发及拥塞反馈，提升性能与可靠性；同时，Admin命令由NVMe-oF转发至NVMe HC执行，确保远端主机感知为原生NVMe设备，达成无缝访问。
2026-09-18 15:44:08
210
原创 NVME-oF IP 设计20: NVMe-oF与NVMe HC协同处理流程设计2
NVMe-oF与NVMe HC协同实现远端存储访问的高效与透明。前者负责网络传输，后者管理本地SSD，二者通过统一协议语义、零拷贝数据通路、队列调度协同及错误处理机制，确保上层感知为原生NVMe。支持背压反馈、RAID条带分发与Admin命令透传，提升性能并保障系统稳定性。
2026-09-18 15:38:12
80
原创 NVME-oF IP 设计18 ：如何进行多模块并行协同设计2
<think>我们只需要根据内容生成摘要。需要简明扼要概括RDMA连接建立后的NVMe-oF命令执行机制，包括步骤。不超过150字。注意是续上一篇，但摘要独立完整。内容描述了Initator和Target之间的RDMA Send+Read流程，零拷贝。要提炼关键点。写中文。需要控制字数。</think>基于RDMA Send与RDMA Read，Initiator发送NVMe-oF请求胶囊后，Target解析并主动发起RDMA Read，从Initiator内存零拷贝读取SQE及数据；随后数据直达Targe
2026-09-02 14:51:41
245
原创 NVME-oF IP 设计17： 如何进行多模块并行协同设计1
<think>我们根据用户要求，基于所给内容生成不超过150字的文章摘要。需要概括NVMe-oF网络存储系统运行中RDMA与NVMe-oF协同建链流程，包括RDMA连接建立和NVMe-oF命令交互，具体REQ/REP/RTU三阶段。注意字数限制。输出摘要。</think>本文介绍NVMe-oF网络存储系统中RDMA与NVMe-oF模块的协同机制，重点阐述基于RoCEv2的建链流程：先通过RDMA CM完成REQ、REP、RTU三阶段握手，建立RDMA数据通路；随后NVMe-oF模块经AXIS接口收发数据，并
2026-09-02 14:47:05
322
原创 NVME-oF IP 设计16 ： 适于高速网络存储系统的IP设计2
本文介绍了一种基于NVMe-oF的网络化高性能存储系统架构。该系统采用分层设计，包含网络接口层、协议层、存储层和内存管理层，核心模块包括RDMA IP（实现RoCEv2协议传输）、NVMe-oF控制器（协议转译）和NVMe主机控制器（SSD交互）。系统通过解耦网络传输与存储协议逻辑，在保证100Gbps高带宽的同时提升可扩展性。RDMA IP处理数据传输，NVMe-oF控制器负责命令转译与队列映射，NVMe主机控制器直接管理SSD访问。文章还提供了相关性能演示视频链接。
2026-08-17 09:02:05
342
原创 NVME-oF IP 设计15 ： 适于高速网络存储系统的IP设计1
本文探讨了短时高速传输系统的关键技术需求与解决方案。针对瞬时高带宽、大数据量、低时延等特点，系统需满足：1)持续写入带宽≥40Gbps；2)单设备容量≥1TB且可扩展；3)4KB随机读写延迟<100μs；4)支持网络化部署。技术实现采用QSFP28光纤接口、RDMA传输协议、NVMe固态存储及NVMe-oF网络架构，确保高吞吐、低延迟和远程直连访问能力。相关性能演示视频可通过B站查看。
2026-08-17 08:55:15
216
原创 NVME-oF IP 设计14 ： 简介NVMe oF IP特点
本文介绍了一种NVMe-oF IP技术，通过RDMA和NVMe协议扩展实现高性能网络存储。该架构包含NVMeoF子模块、RDMA子模块和NVMe存储模块，支持PCIe 3.0/4.0接口，读写速度分别达2GB/s和4GB/s（基于三星980Pro SSD测试），延迟低于80μs。该技术兼容Linux系统和EXFAT文件系统，提供灵活的队列管理和数据保护，适用于高性能计算和大数据分析场景。相关性能演示视频已在B站发布。
2026-07-30 10:59:22
407
原创 NVME-oF IP 设计13 ：NVMe-oF与本地NVMe协议有什么差异？
摘要：NVMe-oF协议通过高速网络实现远程NVMe存储访问，虽与本地NVMe存在架构差异（需经网络传输、命令解析及Initiator/Target角色分工），但借助100GbE网络和RDMA技术仍能接近本地性能。该协议采用Capsule机制、控制/数据面分离等设计，成为构建分布式存储系统的关键技术。B站相关演示视频可搜索用户"专注与守望"查看（附链接）。
2026-07-30 10:54:27
221
原创 NVME-oF IP 设计12 ： Capsule是胶囊？
Capsule是NVMe-oF协议中的核心消息容器，作为跨网络传输NVMe命令的最小逻辑单元。它通过解耦协议层与传输层，将NVMe命令封装为包含命令描述符和控制信息的标准化结构，分为Command Capsule（发送命令）和Response Capsule（返回结果）。Capsule机制支持RDMA/TCP等不同传输协议，保持结构简单且易于扩展，使NVMe-oF能灵活适配多种网络环境。与PCIe NVMe相比，Capsule实现了NVMe命令在网络中的高效传输，具体差异可通过对比图表及B站演示视频进一步了
2026-07-30 10:50:26
325
原创 NVME-oF IP 设计11 ： 控制面与数据面干什么用？
本文介绍了NVMe-oF协议的控制面和数据面功能。控制面负责连接建立、队列管理等操作，通过Discover和Connect命令完成会话协商；数据面处理实际数据传输，支持RDMA/TCP协议实现高效I/O操作。该架构分离控制与数据流，兼顾系统灵活性和传输效率。文末附B站性能演示视频链接供参考。
2026-07-27 15:34:42
297
原创 NVME-oF IP 设计10：设计目标是什么？
NVMe-oF协议旨在实现高性能远程NVMe设备访问，相比传统网络存储方案可大幅降低延迟。其核心设计特点包括：保持NVMe命令结构不变实现微秒级延迟、沿用NVMe队列模型确保接口一致性、支持多队列并行和高并发访问、具备大规模集群扩展能力。该协议通过轻量级封装和高速网络传输，使远程访问性能接近本地NVMe设备。B站用户"专注与守望"提供了相关性能演示视频供参考。
2026-07-27 15:29:09
220
原创 NVME-oF IP 设计9 ：为什么选RDMA传输？
RDMA技术相比传统TCP/IP网络在性能上具有显著优势，主要体现在：1）零拷贝机制避免数据在内存间的多次复制；2）内核旁路减少系统调用和上下文切换；3）硬件级协议处理降低CPU负载；4）微秒级低延迟特性。这些特性使RDMA在高性能存储、分布式计算等领域广泛应用。相关性能演示可参考B站视频（链接见原文）。
2026-07-24 14:21:55
319
原创 NVME-oF IP 设计8 ：设计扫盲6
RoCEv2协议实现了RDMA在以太网上的高效传输，通过UDP/IP封装支持三层网络路由。其数据包包含以太网、IP、UDP和IB传输头，利用无损以太网机制（PFC和ECN）保障可靠性。传输流程涉及WR提交、数据封装、网络路由、接收端解析和内存写入等步骤。相比RoCEv1，RoCEv2更适合大规模数据中心应用。相关性能演示视频可在B站查看。
2026-07-24 14:19:39
191
原创 NVME-oF IP 设计7 ：设计扫盲5
摘要：RDMA通信模型的核心组件包括队列对（QP）、工作请求（WR）、完成队列（CQ）和内存区域（MR）。QP由发送/接收队列组成，实现数据交换；WR描述数据传输请求；CQ存储操作结果；MR注册可访问内存区域。这些组件共同构成了RDMA的高效数据传输机制，支持远程内存直接访问。详情可参考B站相关演示视频。
2026-07-16 17:02:42
289
原创 NVME-oF IP 设计6 ：设计扫盲4
摘要：RDMA（远程直接内存访问）通过队列对（QP）机制实现高效通信，包含发送队列（SQ）和接收队列（RQ）。应用程序通过提交工作请求（WR）发起操作，支持Send/Receive、RDMA Read/Write三种模式，减少数据复制和CPU介入。连接建立通过RDMA CM完成，硬件执行数据传输后通过完成队列（CQ）通知结果。该模型将网络负载转移至RNIC硬件，显著提升性能（参考B站视频演示）。
2026-07-16 17:01:11
422
原创 NVME-oF IP 设计5 ：设计扫盲3
摘要：RDMA技术通过绕过操作系统内核实现应用程序内存间的直接数据传输，显著降低延迟和CPU开销。RoCEv2作为基于以太网的RDMA方案，采用UDP/IP封装支持三层路由，成为NVMe-over-Fabrics等高性能存储协议的关键传输技术。B站相关演示视频可供进一步了解该技术性能表现。
2026-07-16 16:59:00
219
原创 NVME-oF IP 设计4 ：设计扫盲2
本文介绍了NVMe协议的两个关键技术：Doorbell中断机制和多队列并行模型。Doorbell机制通过内存映射寄存器实现主机与控制器的同步，支持MSI-X中断和轮询方式降低延迟；多队列模型支持64K个I/O队列，每个队列64K命令，实现CPU核心级并行访问，避免锁竞争，提升SSD内部并行性。两者结合使NVMe成为高性能存储核心，尤其适用于NVMe-over-Fabrics等分布式场景。文末提供了B站性能演示视频链接。（149字）
2026-07-13 14:06:31
195
原创 NVME-oF IP 设计3 ：设计扫盲1
本文介绍了NVMe协议的基础架构与核心机制。NVMe是一种专为非易失性存储设计的高性能协议，通过PCIe总线实现低延迟、高带宽数据传输。其采用多队列架构（管理队列和I/O队列）和基于内存的通信方式，支持并行命令处理。关键组件包括提交队列（SQ）和完成队列（CQ），通过环形队列结构和命令标识符实现高效通信。相比传统协议，NVMe显著提升了存储性能，特别适合固态存储和现代多核系统。
2026-07-13 14:05:32
337
原创 NVME-oF IP 设计2 ：设计之前的调研！
本文探讨了基于FPGA的NVMe-oF高速网络存储系统设计。随着NVMe SSD性能提升，传统CPU处理成为NVMe-oF协议瓶颈，研究重点转向硬件加速方案。文章分析了当前NVMe-oF研究的五个主要方向：性能优化、QoS调度、协议卸载、共享存储架构和传输协议改进，并提出一种基于FPGA的IP设计方案。该系统通过硬件加速实现高性能网络存储，相关性能演示已在B站发布。该方案适合解决现代数据中心对高性能网络存储的需求，可实现接近本地NVMe的远程访问性能。
2026-07-10 15:11:07
411
原创 NVME-oF IP 设计1 ：为什么要设计它？
本文探讨了基于FPGA的NVMe-oF高速网络存储系统设计。随着数据中心规模扩大，传统本地存储难以满足需求，NVMe-oF协议通过RDMA网络将远程存储扩展为高性能分布式资源。针对软件协议栈在高负载下的性能瓶颈，研究提出采用FPGA硬件加速方案，优化协议处理流程以降低延迟和CPU开销。该系统设计旨在满足复杂网络环境下顺序/随机存储的高性能需求，相关技术演示已在B站发布。该方案为构建低延迟、高带宽的网络存储架构提供了有效解决方案。
2026-07-10 14:44:34
543
原创 RDMA设计67: RDMA设计总结
本文研究了基于RoCE v2协议的FPGA高速数据传输系统。首先分析了RDMA技术及RoCE v2协议栈的关键技术，设计了包含控制模块、融合以太网协议栈和以太网协议栈的系统架构。通过System Verilog验证平台进行功能仿真，并在XCZU47DR开发板上完成硬件测试。测试结果显示系统吞吐量接近理论极限，延迟低于Linux基线，满足项目需求。相关性能测试视频已在B站发布。
2026-04-01 10:07:04
681
原创 RDMA设计66:怎么测试RDMA延迟性能
本文研究了RoCE v2高速传输系统的延迟性能，重点分析了SEND、WRITE和READ三种指令在不同数据包大小下的延迟表现。测试结果显示：当数据包小于4KB时，延迟增长较慢；超过4KB后延迟与包长呈正比关系。其中，SEND指令受远端主机处理能力影响较大，WRITE指令延迟最稳定，READ指令则因内存寻址时间波动导致延迟变化。在4KB包长测试中，三种指令的TP99延迟均低于5μs，相比基准测试降低了30%，完全满足项目需求。测试还证实光模块和光纤带来的延迟影响可忽略不计。
2026-04-01 10:01:07
429
原创 RDMA设计65：包吞吐量性能测试及分析
本文测试了RoCE v2高速传输系统在不同队列配置下的包吞吐量性能。结果显示，当队列数从1增加到4时，4KB数据包的吞吐量从1266.02kpps提升至1495.132kpps（提升18.1%），达到性能饱和。系统支持最大8个队列，能充分发挥网卡性能，满足大量零散数据传输需求。测试方法采用1秒内轮询完成队列并累加条目数。更多详情可参考文末B站视频链接。
2026-03-31 15:27:58
68
原创 RDMA设计64：数据吞吐量性能测试分析
本文基于XCZU47DR FPGA开发板对RoCE v2高速传输系统进行性能测试，重点分析了数据吞吐量指标。测试结果显示：WRITE指令吞吐量始终高于READ指令，在传输长度大于128MB后趋于稳定，最高分别达到97.49Gbps和92.10Gbps，接近100G以太网理论极限。这一性能差异主要源于两种指令的数据处理机制不同：WRITE指令由FPGA组装数据包，而READ指令需要远程主机执行DDR读取和包组装操作。测试结果表明系统已满足90Gbps的项目需求，实现了设计目标。
2026-03-31 15:23:56
499
原创 RDMA设计63：怎么进行网络嗅探功能测试
本文分享了网络嗅探功能测试的设计思路，重点演示了ARP和ICMP功能的实际测试过程。测试在Linux系统上通过arping和ping指令完成，并提供了相应的波形图（图1、2）和Wireshark抓包结果（图3）。作者强调本文仅供初学者参考，不能直接用于商用IP设计，更多详细内容可通过B站视频（附链接）进一步了解。
2026-03-31 15:19:45
233
原创 RDMA设计62：RoCE v2 原语及单/双边语义功能测试2
根据波形图和打印信息，可以看出 RoCE v2 高速数据传输系统能够正确识别并执行用户指令，同时对 RoCE v2 数据包进行正确地接收与发送。此外，DMA 功能测试对比结果打印信息表明数据在 DMA 搬运前后一致，符合设计预期，同时也进一步证明了之前谈到的队列管理及连接建立过程的正确性。在数据正确性校验过程中，将对数据流向为 FPGA 至远程主机与远程主机至 FPGA 分别进行测试。由于波形图不便展示具体的数据与地址对应关系，这里使用打印信息进行展示，分别如图3 和图 4所示。
2026-03-30 09:20:17
130
原创 RDMA设计61：RoCE v2 原语及单/双边语义功能测试1
本文介绍了RoCE v2协议栈的设计实现，重点展示了指令提交和数据包发送的波形图。作者使用Vitis2022.2搭建测试平台，详细描述了指令控制寄存器配置、队列条目写入、数据包组装等关键流程。文章强调这仅是设计思路分享，不构成商用IP设计方案，并提供了B站视频链接供进一步了解性能表现。全文包含两张关键波形图，分别展示了指令提交和数据包发送的具体时序。
2026-03-30 09:15:03
194
原创 RDMA设计60：RDMA队列管理及连接建立功能测试3
摘要：本文介绍了RoCE v2高速数据传输系统的队列创建功能测试情况。测试显示系统能正确识别错误参数（IP地址错误、队列号重复等），并返回对应错误代码。在连续创建8个队列时，系统能正确检测并拒绝超出上限的请求。测试结果验证了系统在队列建立、边界管理等方面的功能符合预期。相关性能视频可在B站搜索"专注与守望"观看。（150字）
2026-03-12 10:11:46
118
原创 RDMA设计59：RDMA队列管理及连接建立功能测试2
本文分享FPGA与远程主机连接的设计思路，展示了连接建立过程的关键信号波形图（图4）和信息交换波形（图5）。作者指出博客已发布180余篇相关文章供初学者参考，但强调这些内容仅作入门引导，不能直接用于商用IP设计。文末提供了B站视频链接（用户：专注与守望），方便读者进一步了解具体实现细节和性能表现。
2026-03-12 10:07:52
43
原创 RDMA设计58：RDMA队列管理及连接建立功能测试1
本文介绍了FPGA与远程主机建立物理层连接及队列管理的过程。首先启动远程主机应用并烧录FPGA程序，系统上电后成功建立物理连接（图1）。通过配置队列控制寄存器组（图2），创建本地队列对并与指定远程主机建立连接，随后通过AXI_Stream接口发起连接请求（图3）。文中提醒这些设计思路仅供初学者参考，不能直接用于商用IP设计，并提供了B站相关性能演示视频链接。
2026-03-12 10:03:39
294
原创 RDMA设计57：RDMA应用程序SEND具体处理设计
本文介绍了SEND数据包处理流程设计思路，通过动态重投递机制减少接收队列溢出风险并提升处理效率。重点阐述了分级带宽测量机制，利用clock_gettime()函数计算64MB-1GB数据传输时间以评估WRITE指令吞吐量。文章指出系统还包含连接状态维护等辅助功能，但不影响核心性能测试。相关性能视频已在B站发布（用户：专注与守望），供读者进一步了解。作者强调本文仅作设计思路交流，不能替代商用IP设计。
2026-03-11 16:20:49
191
原创 RDMA设计56：如何设计基于RDMA的应用程序
本文介绍了基于RDMA网络的数据包处理应用程序设计思路。该程序主要分为READ包、SEND包和WRITE包三种处理流程，其中READ包由网卡DMA自动完成。重点阐述了SEND包处理流程：接收首包时记录时间戳并启动1秒定时器，通过ibv_poll_cq()轮询完成队列，处理工作完成事务后调用ibv_post_recv()重投接收WR。文中提供了180篇相关技术博文和B站视频资源（用户：专注与守望），强调这些内容仅供初学者参考，不能直接用于商用IP设计。
2026-03-11 16:15:37
161
原创 RDMA设计55：合理配置远程主机软件环境需要考虑什么？
摘要：本文介绍了基于Ubuntu18.04系统的RDMA通信实现方案，使用开源OFED驱动，通过RDMA_VERBS等接口完成FPGA与远程主机的握手通信。应用程序采用多线程架构，分为服务监听、队列管理和事件处理三类，详细说明了初始化流程包括设备获取、内存分配、握手完成等关键步骤。文章强调该设计仅作技术交流参考，实际商用需进一步开发，并提供了B站视频演示链接供读者深入了解具体性能表现。（148字）
2026-02-26 07:45:51
1059
原创 RDMA设计54：如何搭建测试环境软件平台？
本文介绍了基于Vitis2022.2开发的RDMA性能测试方案，主要包含三个测试环节：数据吞吐量测试（针对READ/WRITE指令，测试范围1MB-1GB）、包吞吐量测试（评估零散数据处理能力）和延迟测试（测量SEND/READ/WRITE指令的传输时延）。测试通过配置寄存器实现，采用计时统计方法获取性能指标。文章强调这些方法仅作设计参考，不能直接用于商用IP开发，并提供了B站视频作为补充说明。测试结果包括吞吐量（GB/s）、包处理速率（pps）和平均/TP99延迟数据。
2026-02-26 07:39:47
587
原创 RDMA设计53：构建RoCE v2 高速数据传输系统板级测试平台2
本文介绍了基于XCZU47DR FPGA实现的RoCE v2高速数据传输系统设计。该系统资源占用率低，便于集成到实际应用中，并提供了硬件连接示意图（开发板、100Gbps光模块及网卡）。文章指出这仅作为设计思路参考，非商用IP设计方案，更多性能演示可参考B站相关视频。
2026-02-25 09:15:52
180
原创 RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台
本文介绍了基于Xilinx XCZU47DR FPGA的100G RoCE v2高速数据传输系统硬件验证平台。系统采用CMAC集成块构建，工程分为HDL和Block Design两部分：HDL工程包含CMAC封装、以太网协议栈等模块；Block Design工程则整合了CPU、DDR接口和外设控制模块。测试使用迈洛斯CX455-A网卡进行100Gbps数据传输，并提供了B站视频展示系统性能。作者强调本文仅为设计思路分享，非商用IP设计方案。
2026-02-25 09:09:14
671
原创 RDMA设计51:如何验证网络嗅探功能2？
本文介绍了网络嗅探功能在RoCE v2高速传输系统中的仿真验证过程。重点测试了ICMP协议的接收与发送功能，通过波形图展示了DUT正确接收ICMP请求并回复的时序过程。同时提供了ARP和ICMP测试的打印信息作为验证依据。文章指出，RDMA技术虽然提升了性能，但也增加了网络嗅探的复杂性。最后说明已完成了包括寄存器功能、队列管理等主要功能的仿真验证，结果均符合预期。相关性能测试视频可在B站查看。
2026-02-24 07:30:25
94
原创 RDMA设计50: 如何验证网络嗅探功能？
本文介绍了网络嗅探技术的设计思路，重点分析了ARP和ICMP协议的接收发送功能，并探讨了RDMA技术对网络嗅探带来的挑战。文章提供了180篇相关博文作为学习参考，强调这些内容仅供初学者入门使用，不能直接用于商用IP设计。作者通过仿真验证了网络嗅探功能，详细列出了测试项目及步骤，并展示了ARP验证过程中的关键波形图。此外，文中还提供了B站视频链接，方便读者进一步了解相关技术细节和性能表现。
2026-02-24 07:18:08
278
原创 RDMA设计49:DMA 数据验证
本文分享硬件IP设计思路，包含180篇相关博文。文中展示了DMA数据传输验证步骤，通过打印信息确认读取数据与写入数据一致，验证设计正确性。作者提醒这些内容仅供学习参考，不能直接用于商业IP设计。文末附有B站性能演示视频链接，供进一步了解。
2026-02-24 07:09:26
186
原创 RDMA设计48:双边语义验证2
本文分享了RoCE v2协议的设计验证过程，重点展示了超长数据包传输测试案例。通过表1和图6的测试结果可以看出：当处理超过MTU限制的WRITE指令时，系统能正确分片发送16个4096字节的数据包，总数据量达0x10000字节，且PSN序号严格递增，完全符合协议要求。作者强调本文仅作技术交流，相关170篇博文和B站视频（用户：专注与守望）可供参考，但不适用于直接商用IP设计。测试采用打印信息替代波形图展示，验证了DMA控制器与AXI BRAM IP的协同工作能力。
2026-02-11 08:33:50
219
NVMe1.3c协议，便于理解和研究高速传输新技术
2018-11-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人