- 博客(31)
- 资源 (7)
- 收藏
- 关注
RSS订阅原创 一种适合万兆以太网存储传输系统设计(3)之关键模块设计3
接口转换模块实现了AXI4接口与AXI4-Stream接口之间的转换功能。接口转换模块主要由寄存器、S2MM和M2SS三部分组成，寄存器用来和流程控制模块之间进行信息的传递，S2MM和M2SS模块分别实现s_axis_stream接口到axi4写通道的转化和axi4读通道到m_axis_stream接口之间的转换功能，其内部分别通过写转换状态机和读转换状态机来实现。
2025-04-08 10:39:39
196
原创 一种适合万兆以太网存储传输系统设计(3)之详细设计1
以太网控制器主要实现了以太网包数据的封装与拆解、自动发起或响应同一个子网内设备的ARP请求以及ICMP数据包的响应等功能。这里给出相应详细设计思路
2025-04-08 10:32:40
363
原创 一种适合万兆以太网存储传输系统设计(3)之关键模块设计2
流程控制模块主要由寄存器、读状态机、写状态机和命令生成模块组成。本设计主要实现了NVMe协议中常用的识别、读、写、SMART、FLUSH以及关机命令。
2025-03-27 12:43:08
438
原创 一种适合万兆以太网存储传输系统设计(3)之关键模块级设计1
数据缓存控制器的外部接口信号主要包括与Microblaze处理器、NVMe Host控制器、以太网控制器、外部DDR存储器相连接的端口。数据缓存控制器主要实现了对大量突发数据的缓存、AXI4接口与AXI4-Stream接口之间的转换和NVMe命令的生成等功能。数据缓存控制器的整体架构如图1所示。（2）接口转换模块：接口转换模块负责完成将DDR控制器的AXI4接口转换为与其他模块进行数据交互的AXI4-Stream接口。根据功能需求将数据缓存控制器划分为了3个模块：流程控制模块、接口转换模块和MIG模块。
2025-03-27 11:40:13
175
原创 NVMe IP over PCIe4.0：高速，超高速！
一种高性能NVMe IP设计。是前几年推出的IP升级版，采用NVMe加速引擎设计，大致思路在优快云已讨论。
2025-01-07 17:15:28
198
原创 NVME加速引擎之控制模块设计2
上文指出NVMe 控制模块负责实现用户请求事务与 NVMe 事务的转换、 NVMe 命令提交与完成机制、 PRP 寻址机制。它包括命令控制模块、 队列管理模块、 PRP 管理模块三个部分。下面针对各模块给出设计参考。
2024-12-30 09:02:32
391
原创 NVMe 加速引擎之控制模块设计1
NVMe加速引擎控制模块，设计的核心模块，它负责实现用户请求事务与 NVMe 事务的转换、 NVMe 命令提交与完成机制、 PRP 寻址机制。
2024-12-30 08:56:56
418
原创 三个月开发NVMe IP不是梦（下）
作为NVMe IP开发者，在构建IP时总是需要不断修改，然后编译上板测试，每一此编译，少则20分钟，多则两三个小时，对IP的热情总是在满怀期待的希望等待中磨灭本文给出一种便捷解决方案，通过UVM验证工具加快开发进度
2024-12-03 09:38:14
750
原创 三个月开发NVMe IP不是梦（上）
开发NMVe IP 难在哪？时间不等人，有什么简洁方式？NVMe协议相对复杂，过程调试不尽如意，采用开发板上机调试，耗时太长，不清楚如何排查问题，种种原因导致目前开发NVMe IP成为难点。现在有了NVMe开发助手，一切一目了然，快速仿真，轻松排查问题，三个月开发出NVMe host IP不是梦，期待你的交流。
2024-12-03 08:45:21
332
原创 基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（下）
PCIe 加速模块利用硬件的并行能力和缓存结构增加了 PCIe 事务层的处理效率和数据传输吞吐量。这里是其中的读模块设计
2024-10-17 08:36:39
490
原创 基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（上）
一种PCIe应用设计探索，针对较复杂的带有零散数据的数据环境情况， 尽可能发挥nvme灵活性。
2024-10-15 09:00:48
594
原创 基于FPGA的NVMe over PCIe逻辑加速引擎之系统架构
实现一种通用性更好的NVMe Host IP，给出加速引擎的系统架构图，希望更好的理解该IP‘
2024-10-10 20:23:33
889
原创 NVMe over PCIe逻辑加速引擎设计与实现
设计并实现了一种基于 FPGA 的 NoP 逻辑加速引擎， 并对其进行了功能验证和板级测试。 测试结果表明实现的 NoP 逻辑加速引擎的功能和性能均满足项目需求，提高了其在复杂数据环境中的灵活性和存储性能。
2024-10-09 20:00:28
234
原创 高性能 RDMA IP：通用性强，性能更优越
为满足高速数据的交换，设计高性能 RDMA IP。它采用Xilinx平台，选用Mellanox CX455A-ECAT100Gbe 网卡（目前xilinx只支持100G网卡）。该IP支持RDMA RoCE v2协议，只需一根光纤就解决与远程PC之间通信. 测试结果表明SEND速率71 Gbps，R/W分别为91 Gbps和96 Gbps。
2024-06-22 11:28:30
636
1
原创 绿色爆炸技术：高功率脉冲爆破-------新一轮市场革命
高功率脉冲技术一、传统技术的不足二、什么是脉冲功率技术三、岩石破碎的理论分析四、主要的碎岩新技术五、技术应用：脉冲放电破碎岩石一、传统技术的不足传统的机械式碎岩的方法在目前的使用是最广泛的，然而考虑到设备和碎岩材料等方面的影响，成本的降低、岩石破碎效率的提升存在很大的难度。传统的爆破技术由于采用的化学炸药在爆破后还需要等待碎岩沉 降和尘烟的消散，大大的降低了效率，而且炸药存放的安全问题还会带来非生产性的管理费用，如何克服这些问题引起了很多的学者的研究。二、什么是脉冲功率技术脉冲功率技术又称高功率脉冲
2021-12-09 10:27:18
1706
2
原创 2021-07-29 NVMe控制器纯硬件逻辑设计（1）
NVMe控制器硬件逻辑部分设计NVMe控制器架构设计NVMe控制器硬件逻辑部分主要模块的设计思路及功能定义如下：首先将实现指令处理模块，该模块主要包含寄存器组定义和指令组装两个部分。CPU能够通过AXI-Lite总线访问并配置模块内部寄存器组，配置完成后，便将寄存器中的相关配置信息传输至后续指令组装部分，并根据NVMe 1.3d协议中所规范的提交指令格式完成指令组装流程；数据流处理模块将输入的无地址映射形式写数据流转换为带地址映射形式，并缓存至DDR存储器件中来等待后续控制流程提取。或是将读取到
2021-07-29 09:50:26
900
原创 一种NVMe 主机控制器 （Host Controller，HC） IP 应用及介绍
NVMe 控制器需求目前常用的SATA控制器IP无法满足 GBps 以上高速存储性能方面的指标要求。NVMe控制器能够加速NVMe指令管理过程，大幅提高数据的读写传输速率，有效降低传输延迟。采用NVMe控制器成为目前高速存储的迫切需求。目前，NVMe控制器输入输出端口主要基于AMBA AXI4总线接口协议，使其能够与FPGA整体系统设计中的其余模块高效互连，提高开发效率并增强可移植性。通过分析NVMe指令控制流程中数据的交互需求，NVMe控制器输入输出端口可同时使用AXI、AXI-Lite以及AXI-
2021-06-13 15:41:43
4474
原创 AMBA AXI总线协议技术分析
AMBA AXI总线协议技术分析AMBA AXI是ARM公司所制定的新一代总线协议规范，主要用于SoC内部各模块间的互连，是一种面向高性能、低延迟、高带宽的片内总线，并向下兼容已有的AHB、APB接口。因其具有传输性能突出、功能完整等特点，得到广泛的应用。目前，Xilinx大部分标准IP的接口均升级为AXI总线，使得基于这些标准IP的设计拥有更好的性能、更加方便快捷以及更高的可靠性，并且不同模块间互连也变得十分高效。AMBA AXI4协议规范中制定了包括AXI、AXI-Lite以及AXI-Stream在
2021-06-12 21:01:33
333
原创 NVMe技术分析之工作原理
NVMe工作原理主机端通过创建如NVMe特性中所述的Admin和I/O提交完成队列，以建立与SSD之间的通信，实现指令的发送和完成信息处理过程。NVMe协议所规范的标准工作流程如图1所示。主要工作流程按以下过程进行：（1）主机控制器将指令写入相应的提交队列；（2）主机更新SSD端门铃寄存器以通知SSD有新的待执行指令；（3）SSD通过检查门铃寄存器获取指令数量，并将指令从对应的提交队列中读出；（4）SSD控制器依次解析并执行指令；（5）指令执行完成后，SSD控制器将提交指令对应的完成信息依次
2021-06-11 07:51:48
1488
原创 NVMe技术分析之数据结构
NVMe技术分析NVMe作为新兴的存储器逻辑接口，制定了主机与SSD设备之间的通信方式，包括指令集、工作机制、SSD控制寄存器等内容。相比于传统的AHCI协议进行了大量改进，使其拥有诸多优势。NVMe提供了显著的I/O性能，并大幅减少了延迟，该设计将存储物理上更靠近CPU，提高了协议效率。本节将对NVMe技术中的关键内容进行分析。1.0 NVMe特性NVMe精简了调用方式，使主机在提交和执行指令的过程中都无需对非缓存的寄存器进行访问，而传统的AHCI接口协议在每个命令执行的过程中需读取4次寄存器，即消
2021-06-09 21:03:39
2639
2
原创 PCI Express总线技术分析*
PCI Express总线技术分析PCIe总线是PCI总线的继承，相比于传统并行传输形式的PCI总线，PCIe为全双工的串行差分高速传输总线，其在信号完整性、抗干扰性以及实时性等方面有着明显改善。除此之外，由于PCIe采用串行差分传输形式，使得总线频率能够大幅提高，由此带来的速率提升也十分可观。下面简要介绍PCIe结构，希望有助于理解NVMe Host IP设计。1 PCIe体系结构PCIe总线采用端到端的连接结构，其体系结构中主要包括三个关键的基本模块，即作为主设备的跟复合体（Root Comple
2021-05-02 14:34:48
780
原创 NVMe Host IP 如何应用
NVMe Host IP 如何应用 虽然NVMe host ip已经将开发人员从繁杂的PCIe控制操作解放出来，但是一般NVMe Host IP 只负责控制PCIe的读写等命令，如何使用是设计人员面临的问题。NVMe IP提供什么服务？如果NVMe host IP只提供接口说明，不提供应用案列，尤其是源码，就得仔细分析该IP是不是好用，一般国外IP设计较为规范，但是技术支持一般，常见为email服务。这给国内设计者带来不便，如果加上沟通困难，如问题描述不清，更加增加设计成本
2020-12-29 15:14:09
1000
原创 NVME host IP开发需求与策略
标题 NVME host IP开发需求与策略项目场景：如何高速存储来自光纤或AD的GBps以上数据提示：这里简述项目相关背景：例如：项目场景：示例:通过蓝牙芯片(HC-05)与手机 APP 通信，每隔 5s 传输一批传感器数据(不是很大)问题描述： 随着对高速信息的不断提升，以往采用sata 存储高速数据方式已满足不了对GBps以上需求，业界开始转向以PCIe为传输的SSD存储方式，目前就单FPGA而言，采用NVMe1.3d无疑是一个最佳的选择。原因分析： 目前sata接口的ss
2020-11-30 14:42:39
1008
NVMe1.3c协议，便于理解和研究高速传输新技术
2018-11-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人