Xilinx开发板Si570频率配置方法详解

最新推荐文章于 2024-03-11 09:59:07 发布
原创 最新推荐文章于 2024-03-11 09:59:07 发布 · 7.1k 阅读 · 20 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细介绍了如何配置Xilinx 7 Series和Ultrascale Series开发板上的Si570时钟芯片。通过安装USB UART驱动、Tera Term软件，加载Bit文件，使用VIO Probes和Programmable Oscillator Calculator，实现对Si570输出频率的重新配置和监测。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

概述

Xilinx大部分的开发板上都集成了Si570时钟芯片，该时钟的性能指标比较好，可以满足大部分高速串行接口应用对于参考时钟的要求。同时该时钟还可以通过I2C接口配置其输出频率。

该专题详细介绍如何给Xilinx 7系列以及Ultrascale系列开发板上的Si570重新配置频率。

Xilinx 7 Series开发板配置详细步骤

安装USB UART驱动

  1. 在Silicon Labs的官网上CP210x USB-to-UART Bridge VCP Drivers 下载页面下载驱动。

图 1

  1. 下载完成后解压安装。

参考UG1033。

安装Tera Term软件

  1. 在Tera Term的下载页面下载软件。

图 2

  1. 下载完成后进行安装

图 3

最低0.47元/天 解锁文章

200万优质内容无限畅学
ZYNQ实战：可编程差分晶振Si570的配置与动态频率切换
QQ_778132974的博客
05-26 130
优势总结：Si570通过I2C动态配置，支持多协议切换，显著提升系统灵活性。性能优化：启用Si570的展频功能（通过寄存器配置）可降低EMI，适用于敏感环境。扩展应用：结合ZYNQ的PL端逻辑，实现时钟故障自动检测与冗余切换，增强系统可靠性。通过本文的代码与原理详解，读者可快速掌握Si570在ZYNQ平台上的应用，为高速通信系统设计提供强有力的时钟支持。参考资料ZYNQ实战：可编程差分晶振Si570的配置与应用指南S05-CH06 可编程差分晶振 Si570 使用。
ZYNQ实战：可编程差分晶振Si570的配置与应用指南
最新发布
QQ_778132974的博客
05-13 369
例如，不同的通信协议（如1G以太网、SATA、DisplayPort）需要不同的时钟频率（125MHz、120MHz、135MHz等）。的频率可编程范围，通过I2C接口动态配置，适用于ZYNQ等SoC平台。本文将详细介绍Si570的工作原理、配置方法，并通过ZYNQ PS的I2C接口实现频率动态调整，最后在PL端验证时钟精度。未来，随着5G和光通信的发展，可编程晶振的需求将进一步增长。：尝试在ZYNQ上实现Si570的SATA与以太网时钟切换，并在评论区分享你的实验结果！通过I2C控制Si570的。
vertix7 时钟频率配置（VC707 USER_CLOCK_P与USER_CLOCK_N 这两路差分输入时钟频率配置 ）（SI570芯片配置）
Ocean的机器学习之路
09-25 4750
USER_CLOCK_P和USER_CLOCK_N 是vertix 7评估板上频率可配置的差分输入时钟。  On power-up the user clock defaults to an output frequency of 156.250 MHz.User applications can change the output frequency within the range of 1...
si570可编程时钟操作手册
01-14
si570 手册
使用Xilinx AXI I2C初始化 Si570的方法
inorisama的博客
03-11 2214
通过写TX_FIFO的start 位，启动动态操作流程；在AXI I2C总线操作中，Master需要输出高电平时，直接将T置1，通过外部总线上拉输出高，只有需要输出低电平时，将T置0，内部输出配置0，驱动总线。5）根据3）如果是读，则开始从总线上获取数据，并按照配置的Counter递减，当减到0时，将CR TXAK置位，结束读操作；如果是写操作，在TX_FIFO中写入 I2C设备地址后，接下来在TX_FIFO中写入待发送数据；如果是读操作，在TX_FIFO中写入 I2C设备地址后，写入需要读取的数据长度；
ZYNQ 可编程差分晶振Si570使用
wangjie36的博客
06-28 3737
需要说明的是，f XTAL 不是一个完全准确的值，由于生产工艺的限制，对于每一个晶振，f XTAL 都会存在细微的差别。此外，HSDIV 为 3bit 的分频系数，N1 为 7bit 的分频系数，两者均为整数。出此时的待测时钟的频率。例如，200M 的时钟的十进制统计值为20000，156.25M 时钟的十进制统计值为 15625。不同型号的 Si570 具有不同的 I2C 地址，MIZ7035 开发板中所使用的型号为 570BAB000544DG，其 I2C 地址为 0x5D。
基于VC709开发板的光纤收发的调试与实现，以及过程中遇到的问题与解决。
ZZ2588的博客
11-17 4031
VC709是xilinx旗下的一款开发板，搭载了强大的Virtex-7芯片。有着丰富存储资源，时钟资源与高速接口。具体可参考xilinx官网的ug887手册，本次主要是想记录一下自己的学习过程与遇到的困难。 一、利用IBERT核实现回环测试。 具体的实现流程可参考知乎文章：在开始高速接口前，我们来试试IBERT测试吧！ - 知乎 下面讲讲自己遇到的困难与最终解决方案。 这里设置的设置没什么好说的，注意一点就是，参考时钟决定了你的线速度，因为板子上的参考时钟是固定的（也可以通过外时钟的接入或者可.
千兆以太网FPGA控制板AD09硬件设计详解
本工程文件涉及了一款基于Xilinx Spartan3系列FPGA的千兆以太网接口控制板（型号AD09）的设计，其硬件设计包含了原理图和PCB（印刷电路板）设计文件。此控制板采用了4层板设计，尺寸为100x88mm，并使用了双面布局...
【XILINX Spartan7 FPGA引脚配置速成课】：提升硬件性能的黄金规则
![【XILINX Spartan7 FPGA引脚配置速成课】：提升硬件性能的黄金规则](https://forums.parallax.com/discussion/download/117122/fpga_pinouts.jpg) ...接着，介绍了Spartan7 FPGA引脚配置的工具和方法，包括
【Vivado高级测试策略详解】：确保设计完整性的先进方法
[【Vivado高级测试策略详解】：确保设计完整性的先进方法](https://i0.wp.com/semiengineering.com/wp-content/uploads/2018/12/agile1.png?ssl=1) # 摘要 随着集成电路设计复杂性的增加，对设计验证工具和策略的...
nios通过I2C接口操作si570
ziou2323的专栏
07-03 3066
si570提供了i2c接口的操作方式。fpga程序分配两个IO作为scl及sda来操作i2c接口，其中scl为输出接口，sda为双向口。 在nios程序中，一开始按照时序要求来编写代码，但是实验结果总是不尽如人意，ACK总是不能按照预想的出现，一开始怀疑方向是时序间延时不够，故加大延时时间，但结果并没有明显改变。用示波器观察时序，发现问题出在给第9个时钟来接收ACK的时候，SDA确实会被拉低，但
TMS570开发板资料
04-03
TMS570开发板资料，介绍了TI公司的一款比较受欢迎的板子
Si570/Si571 时钟芯片的 FPGA 控制代码（VHDL）
09-01
Si570/Si571 时钟芯片的 FPGA 控制代码（VHDL）
xapp742_www.742_si570_xapp742_vdma_pianodxg_
10-04
当前设计的视频数据路径包括视频TPG、VDMA（流到内存映射）、DDR、VDMA（内存映射到流）和视频屏幕显示（OSD）IP块。这些视频IP块中的每一个被动态地配置为处理帧速率和分辨率的各种组合。板载可配置时钟生成器（SI570）用于生成所需刷新率和分辨率的视频时钟。VDMA由一个TPG驱动，TPG具有一个到VDMA的AXI4流接口。VDMA核心以自由运行模式运行。由AXI VDMA读取的数据被发送到OSD。OSD核心的输出驱动一个板载高清媒体接口（HDMI?) 视频显示通过彩色空间转换器与VTC块产生必要的定时信号。
电源技术中的Silicon Labs推出Si57x振荡器支持任意频率合成
12-01
高效能模拟与混合信号IC厂商Silicon Laboratories(芯科实验室有限公司)日前推出业界第一款支持输出频率可编程的振荡器(XO)和压控振荡器(VCXO)。Si570/1系列采用公司专利的DSPLL技术和业界标准的I2C接口，通过对I2C接口的操作，一颗器件就能产生10MHz到1.4GHz的任何输出频率，同时将均方根抖动幅度减少到0.3ps左右。Si570任意频率XO和Si571任意频率VCXO最适合需要弹性频率源的高效能应用，包括下一代网络设备、无线基站，测试与测量装置、高画质电视视频基础设施和高速数据采集装置。     硬件设计人员过去必须用多个固定频率XO、VCXO或压控
芯片时钟频率
09-13
电脑中有许许多多的半导体芯片，每个芯片都是在特定的时钟频率下进行工作的。时钟发生器提供给芯片的时钟信号是一个连续的脉冲信号，而脉冲就相当于芯片的脉搏，每一次脉冲到来，芯片内的晶体管就改变一次状态，让整个芯片完成一定任务。
Xilinx FPGA收发器参考时钟设计应用
FPGA_Designer
04-23 5062
引言： 晶振是数字电路设计中非常重要的器件，时钟的相位噪声、频率稳定性等特性对产品性能影响很大。本文基于可编程晶振SI570，就Xilinx FPGA收发器输入参考时钟的硬件设计及FPGA软件设计给出设计案例，供大家参考。通过本文，可以了解到： Xilinx FPGA收发器参考时钟设计要点 可编程晶振SI570设计方法 1.Xilinx FPGA收发器参考时钟设计要求 1.1参考时钟接口要求 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值