24、低开销硬件安全设计方法解析

低开销硬件安全设计方法解析

1. 硬件安全约束与寄存器分配

在数字信号处理（DSP）应用中，生成的每个硬件安全约束都代表着在彩色区间图的两个存储变量对之间插入一条人工边。这里的每条人工边表示将相应的存储变量强制分配到不同的寄存器（颜色）中。这是一种在高级综合（HLS）框架的寄存器分配阶段，通过局部改变寄存器（颜色）来严格分配由IP供应商签名驱动的安全约束的方法，以适应安全需求。最终，设计中嵌入约束的寄存器分配阶段会转换为目标应用的相应寄存器传输级（RTL）设计。

2. 低成本隐写术硬件安全方法

2.1 方法概述

该方法基于低成本隐写术设计流程，旨在生成优化的安全硬件架构设计方案。它将基于粒子群优化（PSO）的设计空间探索与隐写术设计流程相结合，以探索在设计面积和延迟方面优化的安全硬件架构。
由于将隐写术约束嵌入IP设计可能会产生设计开销，因此在将隐写术安全约束嵌入可重用IP核之前，有必要在设计空间中众多潜在的设计解决方案中确定与IP核心硬件对应的优化架构解决方案。通过PSO驱动的设计空间探索，可以生成与目标可重用IP核对应的低成本设计架构。借助嵌入的独特隐写术约束，在防伪检测过程中可以轻松检测并隔离任何伪造的IP，同时保护IP所有者免受任何可能的IP所有权欺诈索赔。

2.2 方法详细步骤

生成和嵌入基于隐写术的硬件安全约束的完整过程分为三个阶段：
- 阶段1 ：
1. 接受相应IP核心应用的数据流程图（DFG）作为输入。
2. 使用PSO驱动的设计空间探索（DSE）获得探索的低成本资源架构解决方案，通过LIST调度生成相应的调度DF