在魔改PLUS-F5280开发板上使用合封qsp iflash

最新推荐文章于 2025-12-04 17:06:36 发布

原创

最新推荐文章于 2025-12-04 17:06:36 发布 · 732 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#单片机 #stm32 #嵌入式硬件

文章介绍了如何将PLUS-F5270开发板改装为PLUS-F5280，主要涉及硬件上的QSPI接口引脚调整，以及软件中MindSDK的样例工程里PIN初始化配置的修改。改装后，部分功能如ADC和以太网不可用，但大多数功能仍可继续使用。

文章目录

引言

由于目前灵动官网暂未发布正式版的PLUS-F5280开发板，可以使用现有的PLUS-F5270 v1.2开发板（下文简称PLUS-F5270开发版）替换为MM32F5280微控制器芯片，改装为PLUS-F5280开发板。本文记录了使用现有的PLUS-F5270开发板评估MM32F5280微控制器的软硬件调整过程。

硬件调整

PLUS-F5270 开发板上，使用MM32F5270微控制器的qspi接口对接了外置flash存储芯片。PLUS-F5270 板载华邦flash存储芯片的 W25Q64JVSIQ，容量为 8MB （64Mb），3.3V 供电，默认情况下，四线模式处于打开状态。

MM32F5270连接该 QSPI Flash 所使用的引脚号如图1所示：

在这里插入图片描述

图1 PLUS-F5270开发板上的spiflash原理图

MM32F5280微控制器芯片，是在MM32F5270微控制器的基础之上，在芯片内部合封了一块2MB容量的flash，合封flash芯片同MM32F5270的die也是通过qspi接口对接。但当前版本的PLUS-F5270开发板外界flash芯片的qspi引脚同MM32F5280合封内部使用的qspi引脚不相同。见表1所示。

表1 PLUS-F5270和MM32F5280的qspi引脚

qspi function	PLUS-F5270 pin	MM32F5280 pin
CS	PB10	PF6
SCK	PG7	PG7
D0	PG6	PG6
D1	PA3	PF8
D2	PB3	PF10
D3	PG8	PG8

MM32F5270微控制器芯片同MM32F5280除了合封qspi接口的引脚未引出，其余引脚完全相同，故改装后的PLUS-F5280可以使用绝大多数原PLUS-F5270开发板的功能，除了少量功能，包括：

ADC温感、电位器功能将无法使用
以太网功能将无法使用（原RMII模式连线已弃用）

软件调整

同时，需要在MindSDK为PLUS-F5270开发的样例工程中，修改pin_init.c文件中引脚复用配置。以spiflash_sfud_qspi工程为例。

原PLUS-F5270工程中的pin_init.c源文件：

void BOARD_InitPins(void)
{
   
   
    ...

    /* PB10 - QSPI_CS. */
    gpio_init.Pins  = GPIO_PIN_10;
    gpio_init.PinMode  = GPIO_PinMode_AF_PushPull; //GPIO_PinMode_AF_OpenDrain
    gpio_init.Speed = GPIO_Speed_50MHz;
    GPIO_Init(GPIOB, &gpio_init);
    GPIO_PinAFConf(GPIOB, gpio_init.Pins, GPIO_AF_10);

    /* PG7 - QSPI_SCK. */
    gpio_init.Pins  = GPIO_PIN_7;
    gpio_init.PinMode  = GPIO_PinMode_AF_PushPull;