【计算机组成原理】课程设计四：控制器设计（一）

课程设计四：控制器设计（一）

一、课程设计目的

（一）第1关：8位可控加减法电路设计

1. 帮助学生掌握一位全加器的实现逻辑，掌握多位可控加减法电路的实现逻辑，熟悉 Logisim 平台基本功能，能在 logisim 中实现多位可控加减法电路。

（二）第2关：原码一位乘法器设计

1. 帮助学生掌握原码一位乘法运算的基本原理，熟练掌握 Logisim 寄存器电路的使用，能在 Logisim 平台中设计实现一个 8*8位的无符号数乘法器。

（三）第3关：MIPS运算器设计

1. 帮助学生理解算术逻辑运算单元（ALU）的基本构成，掌握 Logisim 中各种运算组件的使用方法，熟悉多路选择器的使用，能利用前述实验完成的32位加法器、 Logisim 中的运算组件构造指定规格的 ALU 单元。

（四）第4关：汉字字库存储芯片扩展实验

1. 理解存储系统进行位扩展、字扩展的基本原理，能利用相关原理解决实验中汉字字库的存储扩展问题，并能够使用正确的字库数据填充。

（五）第5关：MIPS寄存器文件设计

1. 学生了解 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件。

（六）第6关：MIPS RAM设计

1. 学生理解主存地址基本概念，理解存储位扩展基本思想，并能利用相关原理构建能同时支持字节、半字、字访问的存储子系统。

（七）第7关：4路组相连cache设计

1. 学生掌握 cache 实现的三个关键技术：数据查找，地址映射，替换算法，熟悉译码器，多路选择器，寄存器的使用，能根据不同的映射策略在 Logisim 平台中用数字逻辑电路实现 cache 机制。

（八）第8关：单周期MIPS CPU设计

1. 学生掌握控制器设计的基本原理，能利用硬布线控制器的设计原理，在 Logisim 平台中设计实现 MIPS 单周期 CPU。

（九）第9关：微程序地址转移逻辑设计

1. 了解微程序控制器中微程序分支的基本原理，要求能设计微地址转移逻辑。

（十）第10关：MIPS微程序CPU设计

1. 学生掌握微程序控制器设计的基本原理，能利用微程序控制器的设计原理，设计实现多周期 MIPS 处理器。

（十一）第11关：硬布线控制器状态机设计

1. 了解硬布线控制器中有限状态机 FSM 的基本原理，要求能设计控制器状态机逻辑。

（十二）第12关：多周期MIPS硬布线控制器CPU设计

1. 学生理解 MIPS 多周期处理器的基本原理，能利用硬布线控制器的设计原理，设计实现 MIPS 多周期 CPU。

二、课程设计内容

（一）第1关：8位可控加减法电路设计

1. 在 Logisim 模拟器中打开 alu.circ 文件，在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路。用户可以直接使用在电路中使用对应的隧道标签，其中 X，Y 为两输入数，Sub 为加减控制信号，S 为运算结果输出，Cout 为进位输出，OF 为有符号运算溢出位。

（二）第2关：原码一位乘法器设计

1. 帮助学生掌握原码一位乘法运算的基本原理，熟练掌握 Logisim 寄存器电路的使用，能在 Logisim 平台中设计实现一个 8*8位的无符号数乘法器。

（三）第3关：MIPS运算器设计

1. 利用前面实验封装好的32位加法器以及 Logisim 平台中现有运算部件，构建一个32位算术逻辑运算单元（禁用 Logisim 系统自带的加法器，减法器），可支持算术加、减、乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算，支持常用程序状态标志（有符号溢出 OF 、无符号溢出 UOF ，结果相等 Equal ），ALU 功能以及输入输出引脚见后表，在主电路中详细测试自己封装的 ALU ，并分析该运算器的优缺点。

（四）第4关：汉字字库存储芯片扩展实验

1. 现有如下 ROM 组件，4片4K32位 ROM ，7片16K32位 ROM，请在 Logisim 平台构建 GB2312 汉字编码的16K16点阵汉字字库，电路输入为汉字区号和位号，电路输出为8×32位（16K16=256 位点阵信息），具体参见工程文件中的 storage.circ 文件，左侧是输入引脚，分别对应汉字区位码的区号和位号，中间区域为8个32位的输出引脚，可一次性提供一个汉字的256位点阵显示信息，右侧是实际