Verilog-移位操作（算术右移与逻辑右移）

最新推荐文章于 2025-05-17 15:06:26 发布
原创 最新推荐文章于 2025-05-17 15:06:26 发布 · 2.7w 阅读 · 45 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Verilog #逻辑右移 #算术右移 #流水线处理器设计

本文深入探讨了Verilog中的移位操作，包括算术右移(SRAV)与逻辑右移(SRLV)的区别，以及算术左移与逻辑左移的共同点。通过具体例子，展示了不同移位操作对二进制数的影响，以及在Verilog语言中的实现方式。

Verilog-移位操作（算术右移与逻辑右移）

写在前面

在计算机组成原理课程设计-VerilogHDL流水线处理器开发中涉及到了如下两条指令：SRAV与SRLV，分别是向量算术右移(Shift Word Right Arithmetic Variable)与向量逻辑右移(Shift Word Right Logical Variable)，这里做一些简单说明。

MIPS文档中的指令介绍

SRAV(Shift Word Right Arithmetic Variable)
SRAV
SRLV(Shift Word Right Logical Variable)
SRLV

算术右移与逻辑右移及其Verilog语言区别

算术右移将操作数右移s位，并且在左边空出来的位置补s位操作数的符号，对于算术右移操作来说，将二进制的数值左移n位等同于将原来的数值除 2 n 2^n 2

最低0.47元/天 解锁文章
数字电路设计之算数右移的verilog实现
I AM BACK
08-04 7830
在verilog语言中，本来>>>就是算数右移的符号，可是
移位寄存器之右移位寄存器（Verilog HDL语言描述）
Reborn Lee
06-13 2万+
目录 背景 测试一 Verilog HDL语言描述 测试代码 仿真波形图 测试二 Verilog HDL语言描述 测试代码 仿真图 ISE综合 RTL Schematic 测试三 环形移位寄存器（右移） Verilog HDL描述 测试代码 仿真波形图 ISE综合 背景 之所以单独把这个简单的东西拿出来，就是因为这个东西我可能要用到，不能眼高手低，以为简单就一...
Verilog 中的移位（算术移位, 逻辑移位, 循环移位）
热门推荐
Reborn Lee
05-04 10万+
（1）>>>（算术右移）与>>（逻辑右移）的区别： 逻辑右移就是不考虑符号位，右移一位，左边补零即可。算术右移需要考虑符号位，右移一位，若符号位为1，就在左边补1,；否则，就补0。 所以算术右移也可以进行有符号位的除法，右移,n位就等于除2的n次方。 例如，8位二进制数11001101分别右移一位。 逻辑右移就是[0]1100110算术右移就是[1]1100110 ...
Verilog 易混概念辨析
weixin_43817186的博客
02-05 1496
Verilog中有许多概念容易混淆，以下是几个常见的易混概念及其详细辨析
verilog中，逻辑右移>>、算数右移>>>、以及无符号右移、有符号右移，仿真对比图（右移结果还跟被赋值的位数有关）
Ocean的机器学习之路
05-23 2万+
(好多资料都是说>>>是逻辑右移，>>是算数右移，但我的仿真结果却不是这样，，，有不对的地方还请大佬指出)1、无符号逻辑右移>>,右移1位，等价于除以22、有符号逻辑右移>>仿真结果跟之前的无区别，但是，我把被赋值位数改变，就会有区别了（不知道为什么）3、将2中的c、d变成6bit看到不同了吧。此时b=10000,带符号右移移位，变成11000...
Verilog中算数右移和逻辑右移
luyayangchaoqun的专栏
06-02 1万+
在Verilog中，>>>表示算数右移，将操作数右移a位，在左边空出来的位置补a位操作数的符号。 逻辑右移，>>表示逻辑右移，将操作数右移a位，在zuo'b
Verilog实现算术移位和逻辑移位
weixin_42535005的博客
04-30 3201
序列发生器和序列检测器 提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录序列发生器和序列检测器1. 序列信号发生器2.读入数据总结 1. 序列信号发生器 代码如下（示例）： 2.读入数据 代码如下（示例）： data = pd.read_csv( 'https://labfile.oss.aliyuncs.com/courses/1283/adult.data.csv') print(data.head()) 该处使用的url网络请求的数据。 总结 提示：这里
verilog 算术右移和逻辑右移
01-10
### Verilog 中算术右移和逻辑右移的区别 在 Verilog 和 SystemVerilog 编程过程中，当涉及左移和右移操作时，区分算术移位与逻辑移位非常重要。这两种类型的移位处理方式不同，在某些情况下可能导致不同的结果。 ...
【HDLbits--时序逻辑--移位寄存器】
li_kin的博客
02-26 732
Verilog 时序逻辑 移位寄存器
EDA/PLD中的Verilog HDL移位操作符
12-09
移位操作符是Verilog HDL中的一种基本算术运算符，它们允许我们对二进制数进行左移和右移。在Verilog中，有两种主要的移位操作符：右移（>>）和左移（）。这里我们将主要关注右移操作符（>>），因为它在描述逻辑电路...
Verilog专题（十六）移位寄存器（逻辑移位、算术移位、循环移位）
Andy_ICer的博客
04-14 8740
移位寄存器（逻辑移位、算术移位、循环移位）
verilog 算术右移 简单方法
tian__si的博客
06-23 4554
result = ( $signed(B) ) >>> A;
【转】Verilog算术右移
zhangduojia的博客
08-09 1万+
https://blog.youkuaiyun.com/adaliu1998/article/details/80459262
算术右移verilog实现
weixin_30678349的博客
09-08 1518
32位算术右移操作的描述是将寄存器的32位数据右移，左侧移位后空出的bit位用bit[31]填充。 《自己动手写CPU》一书中，对于openMIPS算术右移指令SRA的verilog实现如下： shiftres[31:0] = ( {32{reg2_i[31]}} << ( 6'd32 - {1'b0, reg1_i[4:0]} ) ) | ( reg2_i >> re...
在Verilog中，逻辑右移（Logical Right Shift）和算术右移（Arithmetic Right Shift）的区别
最新发布
Cuiwenqicn的博客
05-17 1004
verilog中逻辑右移与算术右移的区别
Verilog中逻辑左移、逻辑右移、算数左移、算数右移的区别
changsheng_yu的博客
03-04 1677
规则：无论有没有符号位（符号位：最高位1表示是负数，最高位0表示是正数。前提是需要声明该数是有符号位数。），都整体左移，同时低位补0。规则：无论有没有符号位，都是整体向右移，同时高位补0。规则：保留符号位不变，将其他整体左移，同时低位补0。规则：保留符号位不变，其他整体向右移，同时高位补0。
verilog中的移位处理
zengjr2018的博客
01-31 857
带爱符号数移位操作
verilog 移位操作符
qq_36613247的博客
06-28 7124
移位操作符包括左移（），算术左移（）。移位操作符是双目操作符，两个操作数分别表示要进行移位的向量信号（操作符左侧）与移动的位数（操作符右侧）。算术左移和逻辑左移时，右边低位会补 0。逻辑右移时，左边高位会补 0；而算术右移时，左边高位会补充符号位，以保证数据缩小后值的正确性。移位有时候还可以代替乘除法。A = 4'b1100 ; B = 4'b0010 ; A = A >> 2 ; //结果为 4'b0011 A = A ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值