STM32F4的专栏

QuartusⅡ 11.0的数字跑表的设计与仿真　　 根据目前国内外流行的可编程逻辑器件设计趋势，本文选择了美国Altera公司的Quartus Ⅱ 11.0开发软件作为平台，介绍了QuartusⅡ软件设计特点、典型的设计流程，以及引入具体的数字跑表的设计并进行了仿真，其结果符合预期要求。指出这种基于EDA软件的现代电子系统设计技术采用硬件描述语言进行模块化设计方法,已成为研制、开

FPGA配置启动详解系列（二）——PS重配置     FPGA（Field－Programmable Gate Array），即现场可编程门阵列，这是我们在很多地方都看见的解释FPGA的名词，但是到底是现场可编程门阵列呢？何时能用到现场可编程呢？今天我们看看怎么实现FPGA的现场可编程。      先假设一种应用场合：在某个场合中FPGA内部硬件电路需要根据外部条件实时更改，有

FPGA配置启动详解系列（一）——配置文件详解      FPGA下载文件在实为装载数据到内部配置RAM中，然后初始化FPGA整个电路连线以及设置片内LUT的初始值，一个系统无论大小都会初始化整片FPGA，所以在同一款芯片中无论什么设计，下载文件大小都为固定值如下图所示，和MCU不一样，MCU会随着程序大小不一样产生二进制下载文件大小不一，两种下载含义也不一样，FPGA

FPGA的配置方式PS——Passive serial    FPGA的配置方式，很多种，前一段时间主要用了一下PS——Passive serial，被动串行的加载方式。在这个模式下，FPGA被动的等待配置起始信号，然后接受配置文件，完成配置。即每次在FPGA上电时，由外部器件完成FPGA的配置。    这个方式的实现（或者说选择），是由FPGA的硬件连接来完成

veri－log 语言之实现任意分频分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器

FPGA学习笔记  Verilog HDL语句（基础）  关于运算符，和C语言基本相同，仅赋值运算符、等式运算符等与C语言不同，另外还有位拼接运算符。1、赋值语句：       （1）非阻塞赋值方式，  如  b              特点：块结束后才完成操作，b的值不是立刻改变的。       （2）阻塞赋值方式， 如 b = a ;

只要fifo不是满的时候wrfull都是0，fifo写满了之后又被读成不满wrfull也会变0rdempty在完全读空时就置1了