数字逻辑
关注
分享
扫一扫
SSG_RULER
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
基于BASYS3开发板Verilog的计时器实验
基于BASYS3开发板Verilog的计时器实验因为Basys3开发板只有4位数码管，而且中间的那个冒号无法显示。所以我们做4位的时间显示，min:sec或者hour:min。然后我们如何去实现这个呢？首先需要利用系统时钟来计时，每秒或者每分钟变换一次，需要进位时进位，以及将数字显示出来。1. 分频模块因为时钟是动态的所以需要动态刷新，而人眼在每秒26帧以上时，会因为视觉暂留效应认为是连续...原创 2019-03-02 22:24:24 · 10625 阅读 · 10 评论 -
BASYS3开发板与键盘连接实验
数字逻辑部分的最后一篇博客。当初是为了做课设，需要用到外接键盘，但是只有一块4*4的键盘。无奈只能想到连USB接口的外接键盘。然后在网上搜了很多，找到了一篇PS/2协议外接键盘的微博。在那篇微博的基础上完成了课设。进入正题，因为BASYS3开发板有一个USB接口，而目前大部分外接键盘也都是使用的USB接口。使用PS/2的设备好像不常见了，但是市面上的键盘都兼容PS/2标准。附一张PS/2接口的图...原创 2019-03-09 13:25:02 · 4557 阅读 · 4 评论