本文详细介绍了ARMv7和ARMv8体系结构中，MMU页表项与Cache相关的属性设置。在ARMv7中，Cache相关属性集中在二级页表项，而在ARMv8中，则是在第3级页表项的AttrIndex字段，通过引用MAIR_ELx寄存器来定义内存的内外Cache特性。内容包括页表项的各种属性位以及它们如何影响Cache的行为。
4）MMU中和cache相关的页表项属性
ARMv7的页表项
下面以常见的二级页表为例说明，页面大小是4096 Bytes
1）第0级页表项
上面的P、Domain属性管理其下的所有二级页表项
2）第1级页表项
上面的[11:0]中的属性值只管理该4KB页面。
3）和cache相关的属性都在二级页表项中，如下：
XX和YY的定义是一样的，见下表：
ARMv8页表项
下面以常见的四级页表为例说明，页面大小是4096 Bytes
- 第0～2级页表项
如果页面是4KB m=12，即没有那段RES0
2）第3级页表项
其中的细节
和cache相关的属性在AttrIndex[2:0]中，它是MAIR_ELx寄存器中的索引，索引值是0～7。这个值是几，我们就是用对应索引值下的内存属性。
MAIR_ELx寄存器：
每个内存属性值是8bit，定义如下，其中xx是无意义的任意值
其中的dd定义如下，是device type的内存，不过cache
ooooiiii是定义outer和inner cache属性的。
其中的oooo定义如下，是outer的属性值
其中的iiii定义如下，是inner的属性值
上面RW的含义是一样的，如下表所示：
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
