12、基于片上FFT引擎的模拟/RF电路数字辅助性能调优

基于片上FFT引擎的模拟/RF电路数字辅助性能调优

1. 引言

混合信号信息处理和通信芯片在我们的生活中至关重要，许多关键场景都依赖其可靠运行。然而，片上系统（SoC）集成和CMOS技术缩放趋势带来了制造工艺变化和老化效应的挑战，这使得自适应单芯片系统的开发对于现代纳米CMOS技术的高可靠性至关重要。

在数字密集型系统中，自适应体偏置、电源电压和时钟频率等设计技术有助于提高良率、速度以及实现更高效的片上电源和温度管理。而模拟系统的内置测试和校准方法通常涉及调整偏置条件或可编程电路元件，以提高生产良率、优化性能和延长芯片寿命。但模拟/RF电路级变化的测量与数字电路的PVT变化监测有很大不同，且系统级校准需要测量电路级性能参数，这就需要更高效的片上测量技术来评估混合信号SoC的模拟组件。

2. 带片上FFT引擎的自校准方法

研究旨在开发模拟 - 数字接口电路和数字计算资源，以实现混合信号芯片上的高效片上性能校准。通过设计面积和功率高效的下变频模块，可在模拟 - 数字转换之前对高频模拟和射频（RF）电路进行片上校准，从而使用低时钟频率进行模拟 - 数字转换和数字信号处理，降低功耗。同时，下变频后的低频信号便于路由，可共享ADC、FFT引擎和数字信号分析电路。

2.1 频谱表征单元

FFT分析方法利用内置测试中对音调频率的控制，最小化所需的FFT长度，从而减少片上FFT引擎的面积。通过ADC量化后，FFT引擎可表征高达32MHz的模拟信号。对于射频电路的测试和校准，可使用包络检测器将感兴趣的频谱分量下变频到低频，以便将信号路由到共享的ADC和FFT引擎。FFT输出可进行数字分析，提取测试信号在基频以及二阶和三阶非线性分量