PCIe及USB传输速度小结

39-PCIE转USB 3.0电路设计 PCIE转USB 3.0电路设计 阅读详情

PCIe各标准的速度如下:

 版本发布时间原始数据传输带宽有效带宽单个Lane带宽总带宽(x16)
PCIe1.x20032.5GT/s2Gbps250MB/s8GB/s
PCIe2.x20075.0GT/s4Gbps500MB/s16GB/s
PCIe3.020108.0GT/s8Gbps1GB/s32GB/s

 

对比之后,发现个奇怪问题,按照常理新一代的带宽要比上一代翻倍,PCIe3.0的原始数据传输带宽应该是10GT/s才对而实际却只有8.0GT/s。我们知道,在1.0,2.0标准中,采用的是8b/10b的编码方式,也就是说,每传输8比特有效数据,要附带两比特的校验位,实际要传输10比特数据。因此,有效带宽=原始数据传输带宽*80%。

而3.0标准中,使用了更为有效的128b/130b编码方案从而避免20%带宽损失,3.0的浪费带宽仅为1.538%,基本可以忽略不计,因此8GT/s的信号不再仅仅是一个理论数值,它将是一个实在的传输值。


=============================================

USB各标准的速度如下:

版本发布时间数据带宽数据带宽
USB 1.019961.5Mbps192KB/s
USB 1.1199818Mbps1.5MB/s
USB 2.02000480Mbps60MB/s
USB 3.020085Gbps640MB/s

 

值得注意的是,USB3.0也采用了8b/10b的编码方式,因此实际传输带宽也要打个8折:640MB/s*80% = 512MB/s


============================================

PCIe进阶之Encoding for 8.0 GT/s Gen3 Encoding;Block Alignment;Ordered Set Block;Data Stream;Data Block 阅读详情

相关推荐

总线通信协议-PCI

文章目录1. 简介1.1 总线特点1.2 总线接口1.3 拓扑模式2. 传输协议2.1 传输模式2.2 时序图2.3 PCI-X总线基本概念2.4 PCI传输速率3. 小结 1. 简介 PCI(Peripheral Component Interconnect)总线协议由Intel在1992年提出,是一种局部并行总线,PCI常见的时钟频率为33MHz,32bit位宽,速率为133MB/s,作为扩展接口,主要用于外围设备的连接和扩展,是以前将声音,视频和网卡连接到主板的通用功能方法,但由于这些外设的速度越来越

mu_guang_的博客 6104

【精讲】PCIe基础篇——PCIe传输速率计算

我们在接触PCIe设备时会接触到一个词,传输速率,比如8GT/s。 GT/s —— Giga transation per second (千兆传输/秒),即每一秒内传输的次数。重点在于描述物理层通信协议的速率属性,可以不和链路宽度等关联。Gbps —— Giga Bits Per Second (千兆位/秒)。GT/s 与Gbps 之间不存在成比例的换算关系。 PCIe 吞吐量计算方法:吞吐量 = 传输速率 * 编码方案 例如:PCI-e2.0 协议支持 5.0 GT/s,即每一条Lane 上支.

咸鱼弟的博客 3万+

龙芯2K1000实战开发-USB/PCIe/HDMI外设开发

HDMI:HDMI(High-Definition Multiface Interface)是Hitachi, Panasonic, Philips, SiliconImage, Sony, Thomson, Toshiba几家公司共同发布的一款音视频传输协议,主要用于DVD, 机顶盒等音视频source到TV,显示器等sink设备的传输。,在现实中频繁应用于 3C 数码产品,电脑、手机、打印机、游戏机等,被称为万能接口,目前已经发展为行业标准。HDMI芯片,选用龙讯半导体的LT8618芯片,进行设计。

whm128的博客 1714

PCIE协议-4-逻辑物理层-8.0 GT/s及更高数据速率编码

当PCI Express链路以8.0 GT/s或更高的数据速率运行时,它使用本小节中描述的编码规则:128b/130b编码。为了向后兼容,链路最初在2.5 GT/s数据速率下使用8b/10b编码进行训练到L0,如第4.2.1节所述,然后当数据速率更改为8.0 GT/s或更高时,使用128b/130b编码。128b/130b编码是一种链路范围内的数据包机制和每个通道的块码以及扰乱。数据传输的基本单位是一个8位数据字符,称为符号,如图4-11和图4-12所示。

意大利炮修理师的博客 3303

仿真学习系列(三十七):Sigrity软件仿真前准备

在进行任何一项 Sigrity 仿真前,正确的前期配置至关重要。 叠层是否匹配真实 PCB?过孔参数是否准确?首选项中的算法、端口设定是否合理? 这些看似基础的设置,往往决定了最终仿真结果的可信度。 为了让后续的阻抗、串扰、SSN、电源完整性等仿真都能建立在可靠的基础上,本节将从叠层、Padstack、首选项三个方面,全面掌握 Sigrity 仿真最关键的前置准备。把设置处理好,仿真将更接近真实电气行为,分析也更有依据。

案例文章,高速信号 364

信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真(四)

今天给大家分享一个仿真的操作流程,是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试示波器上的一些信号的波形变化,其实这些也可以通过仿真电路的搭建来做出投板前的仿真,来优化走线,以减少版本的迭代次数。如果要和实际的信号保持一致,就要求仿真设置的参数和实际的参数保持一致,这也是仿真的重点和难点。下面先让我们了解一下Cadence Sigrity SPEED2000时域仿真的操作流程: 1.仿真模式选择与文件导入 选择Cadence Sigrity下的

刘小同学的博客 1万+

PCIe转USB芯片:连接USB设备的高速桥梁

电科星拓的PCIe转USB芯片以其低功耗设计,展现了出色的节能环保性能,为用户提供了高速且稳定的数据传输和设备连接。该系列芯片广泛应用于服务器、个人PC、工作站、平板电脑及工业设备等产品中,确保用户能够高效、便捷地连接更多外部USB设备,实现数据的迅速传输和处理。

2401_89515185的博客 2836

VS2022配置Qt6

VS2022配置QT教程

Life is a struggle ! 6360

Xilinx FPGA PCIe | XDMA IP 核 / 应用 / 测试 / 实践

……

u013669912的博客 7927

一文搞定 GitHub SSH Key:生成、配置、好处全攻略

本文详细介绍了如何配置GitHub SSH Key,实现免密安全认证。主要内容包括:SSH协议的四大优势(免密登录、安全性高、稳定省心、支持自动化);Git身份配置步骤;检查本地SSH Key;生成RSA密钥对;添加密钥到SSH代理;复制公钥到GitHub;测试连接。配置完成后,开发者可通过SSH地址克隆仓库,实现push/pull全程免密操作。该方案显著提升Git使用效率,同时保障安全性,是开发者必备技能。

qq_62904883的博客 958

ComfyUI入门学习-教程篇

深入的 ComfyUI 教程,不同功能节点的详细指南。一个比较有意思的Comfyui教程,动画式学习。从安装到基础教程、高级教程再到各种工作流。非常全面,有教程有搭建好的工作流。

wincyfu的博客 1326

安全、环保的随身“数据库”——体验希捷锦系列移动硬盘

移动硬盘不属于那种技术更新换代快、差异化明显的产品,因此消费者在选购时关注的点无外乎容量、价格、外观、传输速度以及数据安全等方面。希捷新推出的锦系列移动硬盘,就聚焦数据安全,同时在选材上贯彻了环保理念,设计方面也值得一看。容量:2TB、4TB、5TB颜色:白、灰尺寸:115.3mm×80mm×13.2mm(2TB)接口:USB-C有限质保:3年数据恢复:3年1次原厂数据恢复服务参考价格 559元(2TB)

2301_76571514的博客 832

5.4 GTT BO的内存分配分析

本文分析了AMD GPU驱动中的GTT技术实现。GTT作为GPU页表,负责管理主机内存与GPU虚拟地址的映射,支持大容量内存访问和统一寻址。文章详细介绍了GTT的核心数据结构amdgpu_gtt_mgr、初始化流程,以及BO(Buffer Object)创建时GTT区间的分配与释放机制。GTT管理通过TTM框架实现分层设计,提供内存统计、兼容性检查等接口,并支持动态迁移、多进程隔离等高级特性。该机制为AMD GPU提供了高效灵活的内存管理基础。

图形/计算GPU的驱动与虚拟化技术分享园地 3735

12.4. 硬件

PCIe,一种专用总线,用于每个通道点到点连接的高带宽需求(在通道插槽中的PCIe4.0上高达32GB/s),延迟时间为个位数的微秒(5μs)。它们由许多关键组件组成:处理器核心(processor cores)用于执行机器代码的、总线(bus)用于连接不同组件(注意,总线会因为处理器型号、各代产品和供应商之间的特定拓扑结构有明显不同)和缓存(cach)相比主内存实现更高的读取带宽和更低的延迟内存访问。交换机,一种连接多个设备的方式,该连接方式下的任何一对设备都可以同时执行(通常是全带宽)点对点连接。

weixin_45063703的博客 507

Idea插件Plugins无法联网下载 解决方法(终极版必解决!)

插件联网的Bug疑难杂症,网络上不一样的解决方式以及独特的彩蛋!包解决

码农研究僧的博客 5516

opencode : 无法将“opencode”项识别为 cmdlet、函数、脚本文件或可运行程序的名称 解决方案

本文主要介绍了opencode : 无法将“opencode”项识别为 cmdlet、函数、脚本文件或可运行程序的名称解决方案,希望能对使用opencode的同学们有所帮助。 文章目录 1. 问题描述 2. 解决方案

weixin_43178406的博客 10万+

PCIe 实战2-PCIe转USB3.0

【代码】PCIe 实战2-PCIe转USB3.0。

u011011827的博客 3844

十九、帧间预测编码_2、解码、显示顺序与图像管理、参考帧管理

一、基本概念 1.1H.264的解码顺序和显示顺序: 解码过程中,每一帧的数据按照相应的NAL Unit在码流中的顺序传入解码器进行解码 由于B帧的存在,视频帧在输出时会进行顺序重排 1.2frame_num与POC frame_num:表示解码顺序 POC:表示显示顺序(picture_order_count) 在H.264的码流中,表示解码顺序和显示顺序分别有相应的语法元素表示。这两个值都会在码流中保存,并在读取slice信息时解析(SliceHeader中) 1.3参考帧列表 某一帧图像在解

叮咚的博客 1330

Linux驱动PCIE转USB 3.0调试经验

PCIE转USB 3.0芯片 μPD720202K8-701-BAA-A芯片,一个PCIE口转2个USB 3.0,主要用于USB口的扩展; 硬件电路 电路图 电路设计注意事项 RXD需要改为0欧电阻,不要ESD器件,OCI1B需要拉高; 驱动代码 request_firmware内核配置,固件需要拷贝到文件系统的/lib/firmware/; Device Drivers......

TSZ0000的博客 1万+

jre9下载 jdk9

(Java SE Runtime Environment 9.0) 9.0u175 官方最新版 【x86|x64】

计算机控制技术及应用

《计算机控制技术及应用》通过总结作者的科研成果和吸收国内外的先进理论、方法和技术,以计算机控制系统的网络化、开放化、智能化和集成化发展趋势为主线索,主要介绍计算机控制系统的基本概念和计算机控制系统的典型形式,计算机控制系统的数学描述与基本分析方法,以及数字PID控制器、最少拍控制系统、达林算法、状态变量设计法等设计方法及其各种改进算法。重点突出计算机控制系统输入输出通道接口的设计方法和典型控制系统的设计案例与实现方法等。

PCIe实践之路:PCIe转USB Host驱动

大话PCIe:调试实战 本次调试PCIe RC驱动,通过PCIe转USB芯片扩展出的USB口接入U盘。RC平台为ARM-A7,运行裸机环境,EP为一款PCIe转USB3.0芯片,提供PCIe gen2 1X物理接口,接到4X插槽上。 一、芯片选型 PCIe转USB3.0芯片为vl805,网上没有找到datasheet,驱动只有windows下的,但是通过官网信息判断有linux支持,所以...

叶玄青的博客 2万+

SAP B1中文培訓教材_SDK

公司内部培训资料,对开发工具 ,DIAPI, UIAPI,Add-ON有详细解说

SATA-SAS-USB-PCIE带宽和传输速率

SATA-SAS-USB-PCIE带宽和传输速率 在此有必要对Serial ATA的数据传输率作一下说明。就串行通讯而言,数据传输率是指串行接口数据传输的实际比特率,Serial ATA 1.0的传输率是1.5Gbps,Serial ATA 2.0的传输率是3.0Gbps。与其它高速串行接口一样,Serial ATA接口也采用了一套用来确保数据流特性的编码机制,这套编码机制将原本每字节所包含的8位数据(即1Byte=8bit)编码成10位数据(即 1Byte=10bit),这样一来,Serial ATA接

妳为谁隐身 3万+

精雕软件(JDpaint) 5.5 绿色版

精雕软件(JDpaint) 5.5 绿色版精雕软件(JDpaint) 5.5 绿色版精雕软件(JDpaint) 5.5 绿色版

【PCIE】PCIE1.0、PCIE2.0、PCIE3.0、PCIE4.0、PCIE5.0、PCEI6.0最大速率及计算方式

因为PCIe 2.0 的物理层协议中使用的是 8b/10b 的编码方式。以一个PCIe 2.0 x8的通道为例,该链路的吞吐量=5GT * 8 * 2 * 8/10 = 64 Gbps = 8GB/s。那么, PCIe 3.0协议的每一条Lane支持 8 * 128 / 130 = 7.877 Gbps = 984.6 MB/s 的速率。以PCIe 3.0 x8的通道为例,该链路的吞吐量= 8GT * 8 * 2 * 128/130 = 126.031 Gbps = 15.754 GB/s。

wgl307293845的博客 2万+

21-硬件设计-PCIE转USB3.0电路设计

硬件设计-PCIE转USB3.0电路设计

weixin_44479192的博客 3029

PCIe转USB

PCIe转USB是一个成熟且多样化的技术方案。目标速度: 你真正需要多快的USB?主板条件: 你的PCIe插槽(版本、通道数)和是否有雷电插针?芯片方案: 决定了兼容性和稳定性。供电需求: 你的设备是否需要额外供电?

binggesmile的博客 2133
上一篇: C++11/14/17 Features In VS 2015 Preview(Stephan T. Lavavej)
下一篇: PCI9054 学习小结
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值