softfox的专栏

有人问了，也有人回答了。https://forums.xilinx.com/t5/Spartan-Family-FPGAs-Archived/Definition-of-Logic-cell-and-Configurable-Logic-Blocks/td-p/239668

PCIe各标准的速度如下: 版本发布时间原始数据传输带宽有效带宽单个Lane带宽总带宽(x16)PCIe1.x20032.5GT/s2Gbps250MB/s8GB/sPCIe2.x20075.0GT/s4Gbps500MB/s16GB/sPCIe3.020108.0GT/s

转载说明：最近和“位”打交道多了，研究PCI本地地址I/O寻址空间，看到资料是最大256 Byte，可用8根地址线。当时糊涂，在想2^8=256 啊，怎么和256 Byte搭上了。况且数据线是32位呢。于是网上搜了搜，发现这个讨论帮助蛮大的。特别是7楼和13楼的解答。以下内容为转载：L1:按字寻址和按字节寻址问题！迷茫！！！CPU有2

转载自：http://blog.youkuaiyun.com/lg2lh/article/details/8042008PS: 已经对原文的笔误做修改。PCI的基本协议这里就不介绍了，因为一般的芯片协议都是集成好的，我只需要大体了解就行，不需要做芯片，我感觉就不需要太了解协议。 这里讲解是基于PLX 的9054(9052)芯片为基础的，本人只是入门，望批评指正。

C mode target slave , 之前看PCI9054 datasheet知道这个burst mode ，也看了时序图，但是一直缺乏一个感性的认识。今天网上买的 USB逻辑分析仪到货了，接上去用PLX SDK提供的API函数做了个控制台程序试了试读和写，的确认识了single cycle和burst的实际样子。1，EEPROM里给memory space 0的设置是16位

X:\altera\91\quartus\bin\bblpt.exe /iX:\altera\91\quartus\bin\bblpt.exe /i