USB驱动开发之FPGA环路代码设计

目录

1. 环路代码设计要求

2. FPGA状态机设计

3. 代码测试

3.1 使用上位机测试FPGA代码

3.2 signalTap II时序仿真

4. 遇到的问题与收获

5. 参考

6. 附录

---

1. 环路代码设计要求

        数据在电脑、USB芯片和FPGA之间的流向如上图所示，其中Stream IN和Stream OUT分别为上位机向USB接收数据和发送数据。Write和Read分别为FPGA向USB写数据和读数据。

        当系统进行数据环路测试时，上位机端拥有主控权，负责数据的发送与接收以及数据数值对比。FPGA端仅负责数据的搬运，将数据从USB的接收端点EP2读出，再将其原样写入USB发送端点EP6中。

        USB发送端点EP6与接收端点EP2均为深度达4*512*8bit的FIFO，EP6带有一个空标志位FLAGB，该FIFO为空时FLAGB=0。EP2带有一个满标志位FLAGC，该FIFO为满时FLAGC=0。在初始状态下，FLAGB=0，FLAGC=1（EP2为空，EP6没写满）。

        FPGA代码设计要求：

（1）通过判断端点标志位FL