bobo_supper的博客

画好原理图，打好pin脚（pin最好以全大写的形式书写，以防后续操作中可能出现Bug）查看所使用工艺库的design rule文件，确定栅格单位设置大小在准备绘制的原理图界面启动layout XL/GXL在layout界面按e，设置网格大小与design rule匹配直接根据原理图生成版图根据原理图连接关系显示版图中未连接的飞线查看和更改原理图与版图中器件对应的链接关系shift + f：显示器件版图细节版图的构成：元器件（工艺厂商提供）、器件连接、阱连接、IO和PAD模拟电路

在自学IC版图设计得路上越走越远。。。。。。virtuoso中进行CMOS反相器和静态寄存器的电路设计以及功能仿真。

【代码】解决：执行virtuoso&命令打开cadence很慢，很卡。

一般是由于Linux上未安装ksh引起的，确认该目录下是否有ksh解决方法：如果联网的话直接yum安装：yum install ksh。

【代码】CentOS7无法解压7za包，解决办法！！！

VMware虚拟机共享主机文件夹。