silk_java的专栏

硬件排队器的电路实现如图，通过使用非门和与非门电路实现来实现INTR1的优先级为最高

同步式数据输入在第一个周期的上升沿，CPU给出地址信息在第二个周期的上升沿，CPU给出读命令，告诉从设备，要从从设备读入数据在第三个周期的上升沿，从设备必须通过总线给出数据信号在第四个周期，数据信号和控制信号可以撤销在第四个周期结束后，地址信号也可以撤销了...

1.总线的结构图单总线面向CPU双总线以存储器为中心的双总线2.总线的分类3.总线通信与性能指标总线的物理实现总线特性总线的性能指标总线标准总线结构

整体流程取指令周期间接地址周期执行周期

数据寻址立即寻址直接寻址间接寻址寄存器寻址隐含寻址寻址总结

本节概览编址寻址顺序寻址 ：程序累加器自动+1，即指向下一条需要执行的指令的地址跳跃寻址

本节概览指令的定义一条指令通常包含操作码与地址码指令格式操作码操作类型指令扩展这里类似于哈夫曼编码的概念

首先来看cache的地址映射假设某个计算机的主存的地址空间大小为256MB，即2561024KB=2561024*1024B=28x210x210Byte=228Byte，按照字节编址,cache有8个cache行，行长为64Byte，那么cache与主存的映射关系如下图可以粗略表示。有效位是用来表示是否这个缓存行已经被占用。对于缓存行来说。每一行是64B，那么对于主存来说，每一行假如也定义成64B，那么每一行的低位地址都可以表示成0～63，即000000～111111，因为cache有8行，因此，可

本文主要介绍缓存的局部性原理以及性能分析局部性原理空间局部性：在最近的未来，要使用的信息（指令和数据），很可能与现在正在使用的信息在存储空间上是邻近的或者是连续的时间局部性：在最近的未来，要使用的信息，很可能是现在正在使用的信息上图是假设CPU从主存的存取数据的时间是1000ns，而CPU内部执行加法运算只需要5ns，那么可以得出图示的执行时间就是(取数据时间+存数据时间+加法运算时间)*次数= (1000+1000+5)*1000 = 2005us如果引入高速缓存的来当作媒介，即 在主

当存储芯片的位与CPU的位数不一致时，可以采取位扩展的方式假设我们买了一个CPU，它有15根地址线，一个WE读写控制线，还有8根数据线。同时买的存储器芯片是8K1位的芯片，213=8K,因此需要13根地址线，CS是片选线，它表示高电平有效，因此必须保持输入始终为高电平1，一个芯片只有一个输出数据，也就是只有一个数据线，因此，需要8个这样的芯片才能满足CPU的8位数据线的要求。如下面两幅图所示，就是连接的模型图，也就是主存容量的位扩展位，8K8位，也就是主存容量是8KB。当CPU的容量不能满足时

存储器的分类

什么是ROMRead Only Memory，只读存储器由来我们知道，在主机里面，CPU的任务就是到主存中不断的去读取指令，然后根据指令再去做一些逻辑操作，同时，我们也知道随机存储器RAM的特点是断电易失性，所以一旦发生断电，CPU将不知道如何工作，为了弥补这个缺陷，引入了ROM原理我们知道主机是不能直接和外部的辅助存储设备直接进行通信的，它需要通过主存通过IO接口系统调用辅存才能工作，因此，需要在主存中必须保留一些不允许丢人的指令来调用辅存，所以，在主存中，RAM是和ROM并存的。ROM

以下内容来自于哔哩哔哩视频网站的王道论坛的计算机组成原理视频教程，如有侵权，请联系我删除掉前面提到了动态随机存取器DRAM的电荷只能维持2ms，那么该以怎么样的方式使其保持状态稳定呢需要解决的问题是，多久才能保证每个存储单元都在2ms内全部都被刷新，需要思考下面几个问题多久刷新一次每次刷新多少个存储单元如何刷新在什么时刻刷新下面是模型图...

针对主存储器的逻辑结构，如下图需要明确一些概念存储矩阵 由大量的相同的位存储单元阵列够成译码驱动将来自地址总线的地址信号，翻译成对应存储单元的选通信号，该信号在读写电路的配合下完成对被选中单元的读/写操作。读写电路包读出放大器和写入电路，用来完成读/写操作读写控制线决定芯片是进行读/写操作，以及何时读/写操作片选线确定哪个存储芯片被选中，可用于容量扩充。如地址线10根，数据线是8根，则芯片容量=210*8=8K位半导体随机存取存储器的特点对比为了能够加深印象，我这里搞成表格，复述一遍

主存储器逻辑上分为三个部分存储体MAR Memory Address RegisterMDR Memory Data Register主存储器三部分的组织形式存储体 存储具体的二进制位地址寄存器 接受外部功能部件传到存储器数据地址数据寄存器 临时存储传进来或者要传出去的数据时序控制逻辑 协调三者的工作一个二进制位的读写模型能够完成一个二进制读写的物理器件从称为存储元，如下图所示拿读操作来说，在电容读位置原来有一个1，当控制开关闭合后，电容当电荷就顺着开关移动到了另

对于r进制数：knkn-1…k2k1k0k-1k-2…k-m=knrn+kn-1rn-1+…+k2r2+k1r1+k0r0+k-1r-1+k-2*r-2+…+k-m*r-m浮点数通常用如下格式来表示浮点数的真值：N= 阶码的底（通常为2）的阶码次方乘以尾数N=rE∗M N = r^E * M N=rE∗M例题1.阶码、尾数都是用补码表示的，求出a，b的真值a=0,01;1.1001b=0,01;0.01001先来看a阶码符号为正，阶码值为1，那么rE=21尾数的尾符为

前言我们知道，假如进行10进制的14-14，结果等于0，这很容易实现，那么计算机内部是如何处理的呢，我们知道计算机进行加法运算的时候，直接是将原码进行相加即可得到正确的结果，那么14-14直接进行原码的操作会发生什么呢？将进制进行转化得到 14D = 00001110B-14D = 10001110B我们知道14-14 = 14+(-14),计算一下得知 00001110+ 10001110----------- 10011100那么此时的10011100B=？，计算结果是-28