LATTICE
关注
分享
扫一扫
Shawge
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
如何使用Synopsys VCS在Vivado中编译库并执行仿真
vivado中的仿真库和模型与ISE中的是不一样的，因此在vivado中使用VCS进行仿真的方法也与ISE中不一样。VCS可以通过两种方法对XILINX的器件进行功能仿真和门级仿真，这两种方法是 Precompiled（预编译） Dynamic（动态调用）。与ISE相比有以下不同：vivado现在UNISIM库同时包含功能和时序仿真模型vivado参数xil_timing指示UNISIM模型是正常运行还是定时运行vivado包含用于对旧器件进行功能和时序仿真的重定位库Vivado仿真不需要Xi原创 2020-07-25 18:12:29 · 7340 阅读 · 3 评论 -
FPGA学习精品资料汇总帖
完整版请点击https://hifpga.com/问题/36921更多精彩资料，向博主本人提问FPGA相关问题LATTICE FPGA CPLD【2019-04-14】．．．．LATTICE CPLD开发流程之原理图输入.pdfLATTICE ECP3的DDR3 管脚自动分配及自动检查工具 DDR3_Pinout_Utility.rarLATTICE diamond1 1 .1基础...原创 2019-05-08 07:37:15 · 2334 阅读 · 0 评论 -
MCU模拟JTAG接口对LATTICE CPLD FPGA 进行在线编程加载
完整版请点击 https://hifpga.com/问题/719索取源码，向博主本人提问FPGA相关问题作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成...原创 2019-05-08 07:37:04 · 15432 阅读 · 1 评论 -
有谁弄过MCU通过SSPI方式配置 LATTICE XO3 XO2 CPLD的？
向博主本人提问FPGA相关问题完整版请点击https://hifpga.com/问题/56最近项目需要，需要通过MCU动态配置LATTICE的XO3 CPLD。主端是的ALTERA的CYCLONE V，跑了NIOS。有人搞过类似的东西没？又见伸手党，不过我也做回好心人吧。．．．完整版请点击https://hifpga.com/问题/56...原创 2019-05-08 07:36:46 · 1368 阅读 · 0 评论 -
LATTICE DDR3 IP为什么无法成功创建？请问怎么解决？
向博主本人提问FPGA相关问题大家好，请教个问题，我在Lattice IP Server中下载并安装了DDR3的IP (3.1版本)，然后FPGA型号选择LEF5UM系列，通过Clarity Designer可以正常创建DDR3的控制IP，但是同样的操作，当我的FPGA型号选择为LEF5U系列的时候，却无法创建IP，请问这是为什么呢？LATTICE DDR3 IP的3.1版...原创 2019-05-13 19:07:33 · 714 阅读 · 0 评论 -
请问lattice-fpga软年diamond怎么把自己写的code封装成类似ip的文件
向博主本人提问FPGA相关问题【转载】lattice 黑盒子的生成和使用（Creating Your Own Black Box Modules）很多客户，特别是外包项目，需要做黑盒子，防止他人看到源码，那么这就需要对相关的源码打包加封了。diamond help 说的也是模糊模糊的，这次给出实际验证过的流程。1.先将要加封的模块间一个工程，建好工程，写好代码之后，模块名字叫...原创 2019-05-13 19:10:46 · 1406 阅读 · 0 评论 -
lattice FPGA怎么设置顶层文件?
首发于https://hifpga.com/问题/37050向博主本人提问FPGA相关问题set top…. 那个不能点是什么原因？你先输入个，顶层模块名你先编一下再看有没有选的他会自动找顶层，有多余的v要手工设一下通常这两个地方都可以设置方法1第一步 第二步方法2 第一步 第二步同上。 ...原创 2019-05-13 19:13:36 · 5027 阅读 · 0 评论 -
lattice FPGA 官网MIPI参考设计diamond编译报NGO不能展开，怎么解决？
首发于https://hifpga.com/问题/37046请问有谁遇到这个报错的问题吗？这是在官网找的一个参考设计，我下载下来跑一下报错。里面的ngo文件路径设置检查没什么问题这种问题大部分情况下都是NGO路径设置不对，详见lattice Diamond 报错 logical block is unexpandedLATTICE FPGA 软件DIAMOND编译mipi ...原创 2019-05-13 19:15:51 · 2305 阅读 · 0 评论 -
怎样在diamond中手动安装lattice fpga的本地离线IP包?
完整版请点击https://hifpga.com/问题/172向博主本人提问FPGA相关问题以前我都是在DIAMOND里面线安装IP的，今天下载到一个网友分享的他们官网没有的IP给我是一个压缩包，请问怎么手动安装这个IP包？如下图，LATTICE的IP的默认安装路径为C盘，与下面两个文件夹相关， 其中的LatticeCore目录是IP的安装目录， 将你...原创 2019-05-08 07:37:31 · 1368 阅读 · 0 评论 -
Lattice ecp5 SerDes接收异常怎么解决？
完整版请点击https://hifpga.com/问题/36654向博主本人提问FPGA相关问题目前有个项目需要Lattice ecp5 （型号：LFE5UM-25-6MG285C）与 Xilinx k7之间通过两路SerDes进行通信，从ecp5发送到k7端是两路1.485G的SerDes信号，从k7端发送至ecp5端是一路SerDes信号（速率为0.7425G和1.485G都...原创 2019-05-08 07:35:17 · 1255 阅读 · 0 评论 -
LATTICE FPGA MICO32 uCOS开发流程
向博主本人提问FPGA相关问题转载自：lattice-fpga-mico32-ucos开发流程作者：jason.chen@weikeng.com.cn—仅限于代码直接通过JTAG调试口下载到DDR 中运行开发流程简介新建ISPLEVER工程 建立MICO32硬件平台 执行ispLEVER工程设计步 建立C工程，执行uCOS开 Debug/Run u...转载 2018-04-09 11:37:11 · 1390 阅读 · 0 评论 -
LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程
免破解永久有效IP超全LICENSE，向博主本人提问FPGA相关问题完整版请点击https://hifpga.com/问题/6911.下载及安装DIAMOND软件 diamond 3.10版下载地址（最新，只有64位） diamond 3.9版下载地址 安装免费license（推荐） 破解安装license 1.下载虚拟网卡 2. 虚拟网卡安装及设置： 32...原创 2018-04-09 11:39:13 · 22435 阅读 · 4 评论 -
Lattice FPGA在diamond的IPexpress中，在频率模式下配置PLL时，IPexpress工具是否可以使用小数N值？
完整版请点击 https://hifpga.com/问题/1093向博主本人提问FPGA相关问题Lattice FPGA在diamond的IPexpress中，在频率模式下配置PLL时，IPexpress工具是否可以使用小数N值？Ipexpress中的小数N值仅支持分频器模式，用于产生小数输出频率，但在频率模式下不支持。...原创 2018-04-09 11:55:37 · 2245 阅读 · 0 评论 -
使用LATTICE的XO3器件进行调试时，reveal报错“Falied to link signal”怎么解决？
向博主本人提问FPGA相关问题具体错误信息如下：Failed to link segnal ‘…’: trace promoted but not in database ‘…’Core Linker Failed.Done: error code 1原因是你改了代码，reveal里面引用的这个信号没有了，所以你需要先在File List的Debug Fil...原创 2018-04-06 14:56:24 · 2212 阅读 · 0 评论 -
在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
向博主本人提问FPGA相关问题转载自：https://hifpga.com/%E9%97%AE%E9%A2%98/1108原文： 《Reveal in Crosslink》作者： Srikanth Chekoti大纲Reveal概述 Crosslink中的Reveal 怎样在Crosslink中使用Reveal 测试DEMOReveal什么是Reveal?FP...原创 2018-04-06 15:00:43 · 3482 阅读 · 2 评论 -
Lattice diamond 编译XO3的MIPI工程时报错" Cannot place PIO ... because the types of their IOLOGICs are incomp
向博主本人提问FPGA相关问题请问这个错误怎么解决？我想把MIPI RX模块的D2放到E6引脚上，却始终报错：ERROR - Cannot place PIO comp “D2” on the proposed PIO site “PL5A / E6” because the types of their IOLOGICs are incompatible: the as...原创 2018-04-06 15:04:04 · 1120 阅读 · 0 评论 -
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secu
向博主本人提问FPGA相关问题对于XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？二者区别如下： “FLASH Erase, Program, Verify, Secure”按以下步骤工作。 擦除FLASH 编程FL...原创 2018-04-06 15:06:07 · 2538 阅读 · 0 评论 -
LATTCE ECP3 FPGA serdes调试出错，数据乱码怎么解决？
完整版请点击https://hifpga.com/问题/36956向博主本人提问FPGA相关问题大家好。我们在跑两片 FPGA 之间使用Serdes通信的时候，发现 RX 出现错误。TX 端发送的数据是从0一直累加1，但是接收端RX收到的数据是杂乱无章，没有规律的，同时有一堆的 Error 状态出现。硬件同事测量眼图说信号质量是符合要求的（见下图）。我这个工程很简单，就是将I...原创 2019-05-08 07:35:33 · 1208 阅读 · 0 评论 -
如何在Lattice CPLD XO2系列器件中执行TransFR（透明传输）操作？
向博主本人提问FPGA相关问题转载自：如何在lattice-cpld-xo2系列器件中执行transfr透明传输操作如何在Lattice CPLD XO2系列器件中执行TransFR（透明传输）操作？当前较新的Diamond版本都支持TransFR操作。 为了成功地执行TransFR操作，必须在iamond spreadsheet中启用Enable_TransFR...原创 2018-04-09 11:34:13 · 1178 阅读 · 0 评论