
学习笔记
seabeam
这个作者很懒,什么都没留下…
展开
-
PE格式学习笔记(一)
1.概述 PE文件格式,全称Portable Executable,是一种使用在WIN32下的可执行文件格式。之前有在MS-DOS下的MZ格式与16位WIN下的NE格式。具体定义可以在winnt.h文件的Image Format部分中可以找到。64位WINDOWS只是对该格式某些域进行了或删除或扩展的修改,称为PE32+格式。PE格式经历了近20年仍保持其精华可见其设计的精妙。之所原创 2009-02-09 14:47:00 · 809 阅读 · 0 评论 -
隐藏VNCconfig框
命令vncserver -nowin&原创 2014-08-11 09:28:26 · 1734 阅读 · 1 评论 -
SystemVerilog VMM Workshop Lab Guide(LG)学习笔记-Lab1 VMM Environment & Message Service
关于Log信息强度(severity)的概念:Fatal: 功能错误(无法接受), TB故障 (Failure)Error:功能错误(可以接受), 模型输出不符合预期 (Failure)Warning:功能错误(可以接受) (Failure, Timing)Normal:通常信息(Note)Trace:高级仿真执行跟踪信息 (Debug)Debug:细化的仿真跟踪信息(De原创 2012-10-26 20:52:40 · 1884 阅读 · 0 评论 -
SystemVerilog VMM Workshop Lab Guide(LG)学习笔记-Lab2 VMM Transaction & Atomic Generator
vmm_data中的重要函数有allocate(), compare(), copy(), copy_data(), display(),psdisplay(),在Packet.sv中添加vmm_log与随机数据成员,log声明为static定义Packet约束 使用allocate()代替new(),便于重用. 这是一种类似$cast()的处理方法: 例如G原创 2012-11-01 23:39:01 · 2353 阅读 · 0 评论 -
如何在Blackfin上已移植的uClinux系统中添加自己编写的程序
被这个问题纠缠了很久,今天终于成功解决,撰文以记之。 在网上搜了很多文章,也没有解决自己的问题,但是在有一篇文章中找到了灵感。之所以网上搜到的文章对自己没有实质性的帮助,是因为软件平台与开发环境不一样导致的,所以余以为首先应该说一些自己的开发情况。言归正传。 操作系统:Win7 Ultimate 软件linux支持环境:coLinux v0.7.8 编译器:blackfin-toolchain-elf-gcc-4.3-2010R1-RC4 uClinux分发包:blac原创 2011-01-21 16:18:00 · 1322 阅读 · 0 评论 -
如何在ISE中保持某些信号不被综合?
在使用Chipscope的过程中,有的时候需要查看某些信号,一看被综合掉了,想看也看不着,怎么办呢?首先,综合的时候keep_hierarchy不要选no其次,无论是使用Verilog语言还是VHDL语言都有一定的语法试信号不被综合Verilog中的语法是:// synthesis attribute keep of signal_name is “true”;/**********************************/VHDL中的语法是:attribute keep : string; att原创 2010-09-09 17:31:00 · 5309 阅读 · 0 评论 -
遭遇丢失信号--WARNING:Xst:2677 - Node of sequential type is unconnected in block .
犯了一个低级错误,导致程序中的IR信号总是不能完整的从datapath中连接到controller中。尝试着改变代码结构,代码风格,两天下来还是不能解决问题。正当快要崩溃之际,突然想起顶层模块中,如果例化的模块信号,不用wire声明的话默认是1位的。结果两位的信号就这么被丢掉一位,查了那么久,真让人汗颜。偷懒不是件好事……原创 2010-09-09 17:26:00 · 15032 阅读 · 5 评论 -
关于一个ISE错误XST:899的错误判断的讨论
具体的错误原因与解决办法官网已经给出。这里讨论一下就一篇文章中一个错误判断的例子,这种情况官网并没有给出。原文如下:" ERROR:Xst:899 - "file_name", line #: The logic for "net_name" does not match a known FF or Latch template." 又如下例同样会出现以上错误:原创 2009-12-07 01:11:00 · 8228 阅读 · 1 评论 -
modelsim编译xilinx库文件的简单方法
在网上搜了无数帖子,结合自己数小时的实践,终于搞定了Xilinx仿真库。测试环境:Windows XP3,Xilinx ISE Suite 10.1,ModelSim SE 6.5c 使用ISE自带的库生成工具是最方便的方法。 首先打开ISE,在Edit->Preferences...->ISE General 的 Inter原创 2009-11-24 12:42:00 · 4769 阅读 · 1 评论 -
Picoblaze的简易中断实验的启示
Picoblaze的LED灯中断实验 刚学习Picoblaze,自己设计了一个实验,几天功夫实验才成功,并且搞清楚之前问题的根源,撰此文以记之。 如不了解Picoblaze相关知识,请参阅其他网络文档,Xilinx公司应用手册等参考资料。 预期实现的效果如下:有四盏LED灯L0,L1,L2,L3。正常原创 2009-11-25 20:18:00 · 1291 阅读 · 2 评论 -
什么叫网表?
比较汗颜,学了一段时间FPGA,经常看到“将语句翻译成网表”类似的表述,可是始终不知道网表为何物。请教了一些朋友也得不到个确切的答案。最近看了《基于FPGA的系统设计》一书,才知道网表为何物。在此留个底。 对于一个电路来说,我们需要了解各个器件之间到底是怎么连接的。怎么去描述这种连接呢?这就需要用到网表和器件表了。这是描述器件间电气连接的两种方式。例如有这么个器件: 其中Net1等类似的原创 2009-05-25 16:10:00 · 13092 阅读 · 2 评论 -
Inter汇编语言程序设计之标志寄存器状态标志
书中第二章讨论了IA-32处理器中EFLAGES寄存器中各状态标志位(以下简称状态位)随计算结果变化的情况。本文关注的是进位标志CF、溢出标志OF、零标志ZF和符号标志SF。在文章中写到: 进位标志(CF):在无符号算术运算中的结果太大而目的操作数无法容纳时置位。 溢出标志(OF):在有符号算术运算中的结果太大而目的操作数无法容纳时置位。 符号标志(SF):在算术或逻辑运算原创 2009-03-02 13:22:00 · 2387 阅读 · 0 评论 -
在VS2008套装中的VC++环境下使用正则表达式
这里不对正则表达式的具体形式和具体运用进行讨论,只是提供一个可行的方法。在网上找了很多帖子都说VS2008所带的VC++中去掉了atlrx.h,个人觉得下载boost库是件麻烦的事,感觉一个高级编程环境不应该这样。结果在MSDN上找到了答案,其实可以用Regex和Match类实现。言归正传,以下是MSDN中的例子: // regex_reorder.cpp// compile w原创 2009-02-13 13:06:00 · 1659 阅读 · 1 评论 -
csh动态标题栏
setenv LM_LICENSE_FILE /xxx/eda/licalias sc source ~/.cshrc原创 2014-08-06 15:34:30 · 907 阅读 · 0 评论