seabeam的专栏

 比较汗颜，学了一段时间FPGA，经常看到“将语句翻译成网表”类似的表述，可是始终不知道网表为何物。请教了一些朋友也得不到个确切的答案。最近看了《基于FPGA的系统设计》一书，才知道网表为何物。在此留个底。 对于一个电路来说，我们需要了解各个器件之间到底是怎么连接的。怎么去描述这种连接呢？这就需要用到网表和器件表了。这是描述器件间电气连接的两种方式。例如有这么个器件： 其中Net1等类似的

在网上搜了无数帖子，结合自己数小时的实践，终于搞定了Xilinx仿真库。测试环境：Windows XP3，Xilinx ISE Suite 10.1，ModelSim SE 6.5c 使用ISE自带的库生成工具是最方便的方法。 首先打开ISE，在Edit->Preferences...->ISE General 的 Inter

 Picoblaze的LED灯中断实验         刚学习Picoblaze，自己设计了一个实验，几天功夫实验才成功，并且搞清楚之前问题的根源，撰此文以记之。      如不了解Picoblaze相关知识，请参阅其他网络文档，Xilinx公司应用手册等参考资料。  预期实现的效果如下:有四盏LED灯L0,L1,L2,L3。正常

    具体的错误原因与解决办法官网已经给出。这里讨论一下就一篇文章中一个错误判断的例子，这种情况官网并没有给出。原文如下：" ERROR:Xst:899 - "file_name", line #: The logic for "net_name" does not match a known FF or Latch template."  又如下例同样会出现以上错误:

犯了一个低级错误，导致程序中的IR信号总是不能完整的从datapath中连接到controller中。尝试着改变代码结构，代码风格，两天下来还是不能解决问题。正当快要崩溃之际，突然想起顶层模块中，如果例化的模块信号，不用wire声明的话默认是1位的。结果两位的信号就这么被丢掉一位，查了那么久，真让人汗颜。偷懒不是件好事……

在使用Chipscope的过程中，有的时候需要查看某些信号，一看被综合掉了，想看也看不着，怎么办呢？首先，综合的时候keep_hierarchy不要选no其次，无论是使用Verilog语言还是VHDL语言都有一定的语法试信号不被综合Verilog中的语法是：// synthesis attribute keep of signal_name is “true”;/**********************************/VHDL中的语法是：attribute keep : string; att

最近在百度知道里见过两个问题，如下：问题1：module outer(q,c0,c1,led1,led0); input q; output c0,c1,led1,led0; reg c0,c1; wire led1,led0; always@(q) begin c0<=~c0; c1<=c0^c1; end a