s0907136的博客

本文深度解析电子工程师必备的EMI/EMC设计秘籍，从核心元器件选择、PCB布局技巧到屏蔽策略，提供系统性解决方案。重点剖析共模电感、磁珠和滤波电容的选型要点，揭示PCB设计的"黄金法则"（如20H/3W原则）和接地策略，并针对常见问题（如数字/模拟地隔离、0欧电阻用途等）给出专业解答。强调将EMC设计融入研发全流程，通过科学的元器件选择、规范布局和严格流程控制，从源头解决电磁干扰问题，避免后期高成本整改。

本文系统解析了高速PCB设计中信号完整性的关键理论与工程实践。从时间/频率域基础、传输线理论到阻抗匹配技术，详细介绍了串扰控制、差分设计、电源完整性等核心内容。提供了实用的计算公式（如微带线阻抗计算、临界长度公式）、层叠设计方案（6/8层板推荐结构）和设计检查清单。重点阐述了五种终端匹配方案对比、去耦电容策略及20H原则等实用技术，并给出了仿真验证标准（眼图、过冲等指标）。文章强调信号完整性设计需要全流程控制，结合严谨规则与仿真分析，为高速PCB设计提供了全面的技术参考。

本文深入解析运算放大器的噪声特性及其对现代电子系统的影响。随着传感器电压降低和ADC分辨率提升，运放噪声已成为限制系统信噪比的关键因素。文章详细分析了噪声来源（热噪声、电压噪声和电流噪声）、频谱特性（1/f噪声和白噪声）及其计算方法，并引入特性噪声电阻概念来平衡电压与电流噪声。通过现代低噪声运放选型案例，提出设计建议：权衡阻抗、关注拐角频率、计算特性电阻和匹配带宽，为设计高信噪比模拟前端电路提供指导。

摘要：噪声分析是模拟电路设计的关键，但存在诸多误区。本文基于ADI专家Scott Hunt的技术文档，解析11个常见误区：1）高阻值可能提升信噪比；2）噪声源带宽不同不能简单相加；3）次要噪声源可忽略；4）运放噪声无需远低于ADC；5）1/f噪声影响取决于带宽；6）直流噪声不会无限大；7）噪声等效带宽应放在根号内；8）高源阻抗需关注电流噪声；9）过度前级增益会牺牲动态范围；10）电阻材质影响过量噪声；11）均值法对1/f噪声无效。正确理解这些误区有助于优化设计平衡性能与成本。

LVDS信号耦合方式选择指南 DC耦合适用于共模电压匹配的板级互连，能传输非平衡信号，电路简单但无法隔离地电位差。AC耦合通过串联电容隔离直流，适用于板间连接、电平转换和高速SerDes，但需保证数据DC平衡并添加接收端偏置网络。关键选择因素包括：共地情况、共模电压匹配、数据编码方式和传输距离。同板互连优选DC耦合，跨板/电缆传输需AC耦合，非平衡信号必须使用DC耦合。

摘要：本文总结了Xilinx 7系列、UltraScale/UltraScale+ FPGA及MPSoC器件使用LVDS接口的关键注意事项。重点包括：1) HP Bank的LVDS输出需1.8V VCCO，HR/HD Bank需2.5V；2) LVDS输入允许VCCO不匹配但需禁用内部终端电阻；3) 不支持原生LVDS_33标准；4) 双向LVDS必须严格匹配VCCO电压；5) 必须确保信号电平符合器件规范。文末提供了包含Bank类型确认、方向判断和电压检查的实施清单。