5、并行计算机架构：从英特尔酷睿 i7 到互连网络

并行计算机架构：从英特尔酷睿 i7 到互连网络

1. 英特尔酷睿 i7 处理器架构概述

英特尔酷睿 i7 处理器于 2008 年推出，支持英特尔 x86 - 64 架构，这是奔腾处理器所使用的 x86 架构的 64 位扩展。自 2011 年起，酷睿 i7 处理器基于 Sandy Bridge 和 Ivy Bridge 微架构。除了常规的处理核心和内存层次结构外，处理器芯片还包含图形处理单元、内存控制器和 PCI 快速总线控制器。

酷睿 i7 处理器有两个或四个核心，每个核心通过超线程技术支持两个并发线程。每个核心在每个机器周期内最多可执行四条 x86 指令。以下是其内部组织的详细介绍：
- 指令获取与预解码 ：指令获取单元负责提供准备执行的指令。当执行条件跳转指令时，分支预测用于预测下一条指令，它使用分支目标缓冲区存储先前跳转的目标地址。基于预测的目标地址，指令获取单元将 16 字节加载到预解码指令缓冲区。为存储指令，使用了 32 KB 的 L1 指令缓存（块大小 64 字节，八路关联）以及一个特殊的微操作缓存。
- 指令解码 ：预解码器将预解码指令缓冲区中的 16 字节分解为 x86 指令，然后存储到一个有 18 个条目的指令队列中。x86 指令的复杂度和长度差异很大，在执行前会被转换为固定长度的微操作。四个解码单元负责此转换，其中三个专门处理可直接转换为单个微操作的 x86 指令，另一个负责处理需要生成一系列微操作的复杂 x86 指令，该解码单元每个机器周期最多可生成四个微操作。生成的微操作按原始 x86 指令的顺序存储在特殊的微操作缓存中。
- 微操作缓存