DE1-SoC HPS CAN中断方式通信调试过程--WL

最新推荐文章于 2025-09-09 16:17:25 发布
原创 最新推荐文章于 2025-09-09 16:17:25 发布 · 1.1k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #单片机 #嵌入式硬件

本文详细介绍了如何在DE1-SoC开发板上使用Altera Cyclone V SoPC的HPS集成CAN控制器进行中断方式的CAN通信调试。实验涉及硬件设计，包括端口分配和电平转换，以及软件设计，涵盖Preloader部分、HPS引导流程和CAN裸机中断收发程序。在软件设计中，通过Preloader初始化硬件，引导裸机程序，并配置中断服务函数来处理CAN数据的收发。

DE1-SoC HPS CAN通信（中断方式）调试

实验目的：
利用Altera Cyclone V SoPC HPS集成的CAN总线控制器，采用中断方式，实现裸机下的CAN报文数据的收发。
实验环境：
硬件：DE1-SoC开发板，
软件：Quartus II 15.0和DS-5 18.1，Preloader，HPS裸机固件驱动库（18.1）。
实验流程：
1.硬件设计
2.软件设计
a. Preloader部分
b. HPS引导流程
c. CAN裸机中断收发程序流程
1. 主程序框架
2. 关键硬件资源的初始化
3. 中断收发服务函数实现及触发流程

1.硬件设计
HPS 中包含CAN 总线控制器，所以不需要添加 IP 核，只需从 HPS 中引出 CAN 的 tx、rx 的引脚，使其能够通过这两个引脚连接片外驱动电路并和外部进行通信。

具体步骤：
在 Qsys 系统组件 HPS 参数选项标签页设置 CAN 的外设引脚

注：CAN pin选择FPGA ，因为 HPS I/O Set 没有可以连接外部进行 CAN 通信的引脚
双击红色区域引出 CAN 的引脚

用 verilog 进行端口声明：

经过综合与分析后，在 Pin Planner 中就会看到上面声明的 CAN 端口
双击 Location进行引脚分配：

分配的引脚是从板上2个40pin GPIO中随意挑选的，但需要注意的是，由于 CAN 通信是差分信号输入到 CAN 总线上，所以挑选引脚复用时要选择 DIFFIO_RX DIFFIO_TX

电路连接如下：
需要注意的是，需要加一个电平转换器件，因为 TTL 电平标准和 CAN 的电平标准不同。
最终编译生成的.sof文件经由USB-Blaster下载到开发板中。

3.软件设计

硬件部分设计完成，但HPS 的配置信息还不知道，软件程序运行的环境没准备好，裸机程序还需加载，所以需要准备一个完成软硬件交互的文件，也就是preloader部分。

a.Preloader部分
最终需要生成 u-boot-spl 二进制文件进行相关硬件初始化，并且引导加载裸机程序
那么怎么得到u-boot-spl ？
首先，我们需要知道配置 HPS 的信息，如使能的外设，管脚的复用等
对此，可以编译上面说明的硬件设计，得到.sof文件（经由USB Blaster下载到板子中）和handoff文件夹，handoff文件夹中包含了这些信息
然后，经由 preloader 生成器，也就是bsp(板级支持包) editor 将 handoff 文件夹里的信息转换成源代码、 另外生成 preloader 设置文件、 preloader 调试脚本以及编译 preloader 所用的 makefile。
由此我们得到了源文件，但是和我们最终想要的二进制文件存在差异，需要借助 makefile进行编译。
Bsp editor支持多种型号板子的 preloader 配置信息的生成

generated文件夹可以看到许多头文件与C语言文件，这些文件是用来更新uboot中相关文件的，主要涉及到系统配置，IO复用，DDR初始化等
Makefile 制定了编译规则，生成最终的二进制文件，执行以下步骤：
1.把 generated文件夹下的相应文件拷贝到uboot-socfpga/board/altera/socfpga与下面sdram子目录
2.通过下面的变量设置

PRELOADER_UPDATE_DIR := $(PRELOADER_SRC_DIR)/board/altera/socfpga
SOCFPGA_BOARD_CONFIG := socfpga_$(DEVICE_FAMILY)_config
DEVICE_FAMILY := cyclone5

以及执行make ＄(board)_config 对工程进行配置，以确定特定于目标板的各个子目录和头文件。生成配置文件config.h(知道取用U-Boot源代码中的哪些相应文件)
3.配置完成后，就要进行编译 spl 得到 u-boot-spl.bin
uboot-socfpga目录下顶层文件Makefile有下面的语句

ALL-＄(CONFIG_SPL) += ＄(obj)spl/u-boot-spl.bin

打开spl目录下的文件Makefile
在这里我们可以看到编译 spl 所需要用的各种配置文件、汇编文件和用到的链接器文件，下面是其中的一部分

LIBS-＄(CONFIG_SPL_FRAMEWORK) += common/spl/libspl.o
LIBS-＄(CONFIG_SPL_LIBCOMMON_SUPPORT) += common/libcommon.o
LIBS-＄(CONFIG_SPL_LIBDISK_SUPPORT) += disk/libdisk.o
LIBS-＄(CONFIG_SPL_I2C_SUPPORT) += drivers/i2c/libi2c.o
LIBS-＄(CONFIG_SPL_GPIO_SUPPORT) += drivers/gpio/libgpio.o
LIBS-＄(CONFIG_SPL_MMC_SUPPORT) += drivers/mmc/libmmc.o
LDSCRIPT := ＄(TOPDIR)/board/$(BOARDDIR)/u-boot-spl.lds

链接文件决定一个可执行程序的各个段的存储（加载）地址，以及运行（链接）地址。

b.HPS引导流程
上电 reset 后，位于 HPS 中的 ROM 运行封装好的一段代码Boot ROM
Boot ROM代码的作用是确定所选的boot源，重置后初始化HPS，将 preloader 映像从 flash 加载到OCRAM然后跳转到 preloader 。
所选的 Flash 类型 SDMMC 在 bsp-editor spl boot 选项中设置
在这里插入图片描述
OCRAM 由地址 0xFFFF0000知
在这里插入图片描述
Preloader 在完成Clock Reconfiguration、初始化SDRAM接口、配置HPS I/O引脚及复用、初始化加载下一阶段程序的接口后，将裸机程序引导映像从引导设备复制到SDRAM。并执行
SDRAM 地址0x0010

最低0.47元/天 解锁文章
Intel Altera cyclone V HPS GIC
02-06 1501
Intel Altera cyclone V HPS GIC 今天和大侠简单聊一聊英特尔 Altera系列 cyclone V HPS GIC，话不多说，上货。 一、CYCLONE V GIC配置 Cyclone v使用双核ARM CORTEX A9硬核处理器，MPU系统框图如下： 由上面图可以看出，双核CORTEXA9共同使用一个GIC，pl390。PL390实现了180个中断源，包括了专用的FPGA中断。每个核都有16个一组的软件中断（SGI）及16个一组的私有中断（PPI）。这32个.
de1-soc培训教材记录
我也不知道
05-15 9713
第一章 准备 1.1 安装软件 《Altera De1-SoC培训教材》中的环境 quartus 13.1 embedded command shell 13.1 我所用的linux是de1soc_lxde_1604 1.1.1下载链接 ** [1] 培训教材.https://pan.baidu.com/s/1uFRa-5kuf9m_q_UyVIRS4A [2] Quartus...
DE1-SoC软件实验（二）—— 点亮LED灯（头文件hwlib.h及socal/socal.h等的配置，及hps_0.h头文件的生成，解决soc_cv_av 没有声明）
H19981118的博客
04-13 3599
本文分为两个部分，一是介绍头文件的环境配置和生成，另外解决没有声明的问题。 二是对DE1 SoC 的软件实验二进行原理分析以及代码分析。
基于DE1-SOC的SDRAM控制器与FIFO设计实现
最新发布
weixin_35749796的博客
09-09 325
控制器模块通常由以下几个子模块组成：命令生成模块（Command Generator）地址控制模块（Address Controller）数据缓冲模块（Data Buffer）刷新控制模块（Refresh Controller）input clk,接口说明：外部读写请求。addr：24位地址，用于选择Bank、行、列。din/dout：输入/输出数据。sdram_*：SDRAM控制信号。
DS5 eclipse上linux application开发流程（基于DE1-SoC)
u014553537的专栏
04-05 3333
1、 从bashshell打开eclipse，新建C project，如下：   2、 打开工程的property,设置paths andsymbols,添加要用的头文件，另外，还要将之前生成的hps_0.h文件拷贝到当前目录下（对于hps-fpga工程）。 3、 编写代码，buildproject。 4、 没错后可以看到生成了Binary文件，可以直接将工程里的可
de1-soc软件
03-05
FPGA，适合非常不错。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
DE1-SoC-User-manual DE1-SoC用户手册
11-23
DE1-SOC开发套件是基于Altera的Cyclone V SoC FPGA的一款硬件平台，专为嵌入式系统设计者提供了一个集成了处理器和FPGA功能的综合实验环境。本用户手册详细介绍了如何使用这款开发板进行项目开发和学习。 第1章：...
DE1-Soc硬件原理图及发开手册
03-17
DE1-Soc硬件原理图及开发手册是一份重要的参考资料，主要面向使用DE1-Soc开发板的工程师和学习者。该手册提供了DE1-Soc开发板的基础知识，以及如何进行DE1-Soc的编程和实践操作。DE1-Soc开发板是基于STM32、ARM架构...
DE1-SoC-MTL2_User_Manual
01-18
1. DE1-SoC-MTL2开发板概述： - DE1-SoC-MTL2是一套综合的设计环境，包含了嵌入式开发者创建基于处理系统所需的所有组件。 - 该开发套件提供了一个集成平台，包括硬件、设计工具以及参考设计，以适应广泛的应用...
史上最全DE1-SOC部分引脚分配表
10-10
DE1-SOC是一款由台湾友晶科技（Altera公司前子公司）推出的FPGA开发板，主要面向教育和原型设计领域。这款开发板基于Cyclone IV系列的EP4CE115F29C7 FPGA，它具有丰富的硬件资源，包括可编程逻辑单元、嵌入式存储器...
DE-1 SoC 配置Linux开发环境
imprudent的博客
07-24 463
用了师兄给的文件，发现用不了sudo，无奈只好去查了一波资料，看看有没有更好的方案（不行就要重新买板子了lol）
DE1-SoC_v.5.0.1_HWrevF_SystemCD.rar
08-11
这个是intel 对应开发板的资料，光盘名字是DE1-SoC_v.5.0.1_HWrevF_SystemCD，低分分享
de1_soc_traning
12-01
Aitera DE1-SoC培训教材，含代码
Altera DE1-SoC培训教材
05-19
针对DE1-SOC ARM部分的培训
Altera De1-SoC培训教材
09-07
Altera De1-SoC培训教材 第二章 de1-soc硬件实验， 第三章 软件实验一，第四章 软件实验二
DE1-SoC引脚分配表
07-14
台湾友晶 DE1-SoC 开发板 引脚分配表（Excel）注明了板上常用外设对应SoC的引脚
DE1-SoC笔记（一）——制作SD卡并在开发板运行Linux的出现问题，以及用putty连接虚拟机（de1教程1.4节）
H19981118的博客
03-27 3540
sd卡插在开发板上，且用putty通过串口进行连接，连接成功，给开发板上电后，本应该输出terasic信息，但是却没有输出，原因是缺少了uboot文件
DE1-SoC软件实验（一）——hello_fpga（解决 undefined reference to `main‘ 的错误以及Program “make” not found in PATH）
H19981118的博客
04-13 3430
采用DS-5软件编写hello_fpga的C程序，并编译生成可执行文件，将其文件在开发板上运行。 学习几个常见的 Linux命令 解决 undefined reference to `main' 的错误 解决Program “make” not found in PATH 的错误
DE1-SoC笔记（三）——采用Quartus中的Qsys/Platform中添加GHRD工程并增添UART外设——（de1教程2.4节）
H19981118的博客
03-24 4676
如何在GHRD黄金参考设计工程的基础上增加其他外设IP GHRD外设添加后，进行模块的例化且引脚分配，分配后对工程进行全编译 将编译好的信息配置到FPGA中
de1soc按键资料
05-08
### DE1-SOC 按键的相关资料 DE1-SOC 是一款基于 Altera Cyclone V SoC FPGA 的开发板，广泛用于嵌入式系统设计和教学实验。对于按键功能的实现及相关文档，可以从以下几个方面入手： #### 1. **官方用户手册** Altera（现 Intel）提供了详细的 DE1-SOC 用户手册，其中包含了硬件资源的具体描述以及如何通过 Quartus II 和 Nios II 软件工具进行配置。按键部分通常被定义为 GPIO 输入设备，在用户手册中有明确说明[^5]。 - 手册中提到，DE1-SOC 开发板上有多个按键（Keys），这些按键连接到 FPGA 的 GPIO 引脚上。 - Keys 的具体分配如下： - `KEY[0]` 至 `KEY[3]` 对应于四个物理按键。 - 默认情况下，按下按键会将其对应的输入信号拉低至逻辑电平 0。 ```verilog // Verilog 示例：读取按键状态 module key_reader ( input wire [3:0] KEY, // 按键输入 output reg [3:0] key_state // 当前按键状态 ); always @(posedge clk or negedge reset_n) begin if (!reset_n) begin key_state <= 4'b1111; // 初始化为释放状态 end else begin key_state <= ~KEY; // 反相操作以获取实际按压状态 end end endmodule ``` #### 2. **Quartus 工程设置** 在 Quartus II 中创建工程时，可以通过 Pin Planner 配置按键引脚。具体的引脚映射可以在《DE1-SOC User Manual》附录 A 中找到。例如，`KEY[0]` 到 `KEY[3]` 的默认引脚分别为 `N22`, `AA22`, `R21`, 和 `Y22`[^6]。 #### 3. **软件驱动支持** 如果使用的是 Linux 系统运行在 DE1-SOC 上，则需要编写相应的字符设备驱动程序来捕获按键事件。Linux 下的 GPIO 子系统允许开发者轻松注册中断并响应外部触发。 ```c #include <linux/gpio.h> #include <linux/interrupt.h> static irqreturn_t key_irq_handler(int irq, void *dev_id) { printk(KERN_INFO "Key pressed!\n"); return IRQ_HANDLED; } int register_key_interrupt(unsigned int gpio_num) { int ret; ret = gpio_request(gpio_num, "sysfs"); // 请求GPIO if (ret) return ret; ret = gpio_direction_input(gpio_num); // 设置方向为输入 if (ret) goto err_gpio_dir; ret = request_irq(gpio_to_irq(gpio_num), key_irq_handler, IRQF_TRIGGER_FALLING, "key", NULL); if (ret) goto err_req_irq; return 0; err_req_irq: gpio_free(gpio_num); err_gpio_dir: return ret; } ``` #### 4. **参考资料扩展** 除了官方的手册外，《Digital Design with CPLDs and FPGAs Using VHDL》这本书也提到了类似的 FPGA 键盘扫描矩阵的设计方法[^7]。虽然书中并未专门针对 DE1-SOC 进行讲解，但其原理适用于大多数 FPGA 平台。 --- ###
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值