SRAM存储器

目前广泛采用的半导体存储器是ＭＯＳ半导体存储器。根据存储信息的原理不同，分为静态ＭＯＳ存储器（ＳＲＡＭ）和动态ＭＯＳ存储器（ＤＲＡＭ）。

一、基本的静态存储元阵列　

     所有的SRAM是用一个锁存器(触发器)作为存储位元。

SRAM包含三组信号：

•地址线：选择单元，确定容量(单元数)

•数据线：单元的位数

•控制线：读写控制

２、基本RMOS存储器逻辑结构

  由存储体(阵列)、地址译码器、IO电路和控制电路组成

地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。

地址译码有两种方式：

单译码（单方向译码）：只有一个译码器，译码输出选择一个存储字。

N位地址，译码输出2N个状态，对应2N个单元（次方）

  15位地址，需215＝32K条选通线

双译码：采用X、Y两个方向译码器进行译码。

　采用双向译码方式可以减少译码输出选择线的条数。

  同样32K个单元，采用256×128阵列形式时，只需要256＋128＝384条选择线

存储体：存储单元的集合

  存储阵列由256行*128列*8位的三维结构。行和列的交叉位置为一个存储单元。通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。　

I/O电路： 处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。

片选: 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。

3、读/写周期波形图

  读/写周期波形图精确的反映了SRAM工作的时间关系。也反映了数据线、地址线、和控制线在读/写存储器过程中的相互关系。

读周期时间：从地址有效开始到从数据线读出数据的时间。

写周期时间：从地址有效到数据写入存储器的时间。

存取周期：将读周期和写周期取为相同，并称之为存取周期。

练手小题目：

eg：要实现1KX8的存储，用双译码方式，请问译码器的输出信号线路有几条？

答：双译码方式就是采用行+列（X+Y）的方式进行存储单元的选择，一个存储单元是8bit。

If 采用单译码方式，10位输入，1K输出（相对于译码器），则译码器的输出信号线路有1024条；

If 采用双译码方式，5*5输入，2^5 + 2^5输出，即32*32输出（相对于译码器），则译码器的输出信号线路有64条。