16、实时系统低成本动态擦洗技术与CPU - FPGA数据路径分析

实时系统低成本动态擦洗技术与CPU - FPGA数据路径分析

在电子电路设计领域，针对实时系统的故障修复以及CPU与FPGA之间的数据传输性能优化是重要的研究方向。本文将介绍一种实时系统低成本动态擦洗技术，并分析可编程片上系统中CPU - FPGA数据路径的性能。

实时系统低成本动态擦洗技术

在实时系统中，为了提高系统在截止日期前修复故障的概率，提出了一种新的技术。该技术的核心在于实现故障的动态诊断，并且避免了在电路中使用昂贵且会导致时钟周期严重延迟的比较器。

• 签名翻译器
  • 完美签名翻译器（PST） ：对于给定的K值，启发式算法需要最大化PS(f)。通过对分区配置的所有N帧计算PS(f)，迭代寻找最优答案并记录。当找到所有签名的最优起始帧后，可构建签名翻译器电路（ST）。该电路以错误签名和错误标志为输入，输出错误信号和帧地址。能为所有签名生成最优起始帧的翻译器被称为完美签名翻译器（PST）。然而，对于长签名的电路，PST可能无法实现或成本过高。
  • 实时启发式签名翻译器（RHST） ：为了解决PST的问题，采用启发式方法将签名压缩到可管理的大小，构建实时启发式签名翻译器（RHST）。
• RHST构建步骤
  1. 定义实时松弛时间 ：基于可用时隙和预期计算时间定义固定的松弛时间。动态处理可变松弛时间是未来有前景的研究方向，例如可使用不同的翻译表，根据当前系