rayna00的专栏

转自：http://blog.163.com/taofenfang_05/blog/static/64214093201021751534644/概述：利用FPGA片上资源实现逻辑分析仪的功能。signaltap和你自己的逻辑设计一起被quartus编译，生成的sof文件中会包含signaltap。使用时在quartus中打开当前工程，打开stp文件（signaltap的定义文件），把so

在启动DSPBuilder仿真之前，要对simulink中的仿真参数进行设置点击simulation->model configuration parameters

☞☞☞原文链接，点击打开     AD模块没有配置成补码输出，而是将输入的有正有负的模拟信号加上偏置变成全正信号，使12位AD输出为无符号12位整数（范围[0,4095]），而AD后面接的数字下变频芯片GC2012B则要求12位补码（two's complement，范围[-2048,2047]）输入！     系统中几乎所有的重要组件都与FPGA相连，所有重要数据连线都通过F

在编译工程时出现Error (176310): Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X53_Y21_N14)

原帖：http://www.cnblogs.com/oomusou/archive/2012/01/03/revising_bsp.htmlAbstractSOPC最可貴之處就是它的彈性，所以儘管已經建立了Nios II SBT project，你還可以去更改FPGA的RTL或者Qsys的架構與IP，此時Nios II SBT project該做哪些步驟才能反映出更改過的硬體架構呢

原文 将HW和SW合成一个JIC文件 需要的文件:sof,elf; step1:先将硬件映像和软件映像转换成flash文件 打开nios II command shell，输入：sof2flash –input=hello_cy3.sof –output=hwimage.flash –epcs –verbose elf2flash –input=hello_worl

常用来创建带Nios® II 硬件和软件的映象的.jic文件的方法如下：1. 从一个.sof 文件生成一个flash文件：sof2flash --input=.sof --output=hwimage.flash --epcs --verbose2. 从一个,elf 生成一个flash文件：elf2flash --input=.elf --output=swimage.flash --ep