qqNCer的博客

用scala写一个基本五级流水线CPU(三)增加R型指令ctime:2020-06-28 13:01:45 +0900|1593316905标签（空格分隔）： 技术 硬件本次更新的代码可参考：https://github.com/Ncerzzk/SimpleCPU/tree/deeb0217751f32bda5adf748b60cf528296466a6前面的文章中已经添加了一条最基本的ORI指令（I型指令），然而指令系统目前还很不完善，如果要增加指令的话，还需要改动大量代码。因此，本文开始着

用scala写一个基本五级流水线CPU(二)解决数据冒险ctime:2020-06-27 10:17:34 +0900|1593220654标签（空格分隔）： 技术 硬件所谓数据冒险，即后面的指令依赖于前面指令执行的结果。举例：初始状态 $0=0ORI $1 = $0 | 1100ORI $2 = $1 | 0011按照程序员的想法，显然最后$2应该等于1111才对，但如果按照之前实现的流水线，由于写回寄存器是在流水线的最后一级，而读流水线是在译码级，因此当第二条指令到译码阶段时，第

用scala写一个基本五级流水线CPUctime:2020-06-26 20:09:48 +0900|1593169788标签（空格分隔）： 技术 硬件最近学SpinaHDL，一直想写个什么东西练练手。刚好以前一直想写个CPU，之前也在重新学计算机组成原理，刚好就用来作为练习。其实想写CPU的想法已经很久了，基本上每一次重新学FPGA或者verilog的时候，都会有这么一个想法，但是每次都是因为各种原因不了了之。有一些是个人兴趣原因，比如又发现了其他更好玩的东西，也有时候是因为被verilog的