用Cadence Virtuoso IC617结合gm/id方法设计运放(五管OTA加共源极)

本文详细介绍了在180nm晶体管设计中,从原理描述到实际电路搭建,包括计算nmos和pmos的宽度、电路仿真验证共模范围、共模增益、差模增益、-3db带宽以及功耗和压摆率的过程。作者强调了参数选择的规则并分享了仿真技巧。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >


文章参考:
http://t.csdn.cn/7SfzC
http://t.csdn.cn/EFwhk
http://t.csdn.cn/ujpfD

注:
1.选取最小栅长180nm的两倍作为晶体管栅长,定以下尺寸。晶体管栅长的最小步进是10nm,也就是说,只能是180nm,190nm这样取值,而不能取185nm,会导致W/L的实际取值和计算稍微有点偏差。
2.主要熟悉设计和仿真流程,怎么修改参数到达要求,还没弄太明白,后续慢慢学习

前言

设计目标
在这里插入图片描述

一、设计步骤

1.原理描述

在这里插入图片描述

2.设计过程(过程不唯一)

在这里插入图片描述

3.搭电路

计算nmos,pmos 中的w

确定NMOS M0,M1宽,选L=0.54um=540nm,打开之前NMOS中gmid-id/w的图,找到L=0.54um=540nm下,gmid-id/w的所对应的曲线,算出W

W=I/ id/w W=I/ id/w = 50ua / 10.7177 = 4.67

在这里插入图片描述
同理算出PMOS中的宽。
在这里插入图片描述
PMOS L=540nm时id/w=1.8923A,W=W=I/ id/w =50uA/1.8923=26.42
在这里插入图片描述

总电路图

在这里插入图片描述
创建symbol
在这里插入图片描述
基本电路

4 仿真

对设计5点要求进行验证

1输入共模范围

电路图
在这里插入图片描述
仿真设置
设置变量,dc仿真
在这里插入图片描述
对输入管进行共模仿真 打开计算器,os ---- 点击输入管,-------选中resign-----
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
共模范围 550.0mv—1.8v 不满足
在这里插入图片描述

2.共模增益

电路图
在输入共模电平添加一个小信号,设置小信号幅值为1,那么输出的Vout就是共模放大倍数
设置好先运行一下,不然后续步骤不能运行
在这里插入图片描述
在这里插入图片描述

仿真
在这里插入图片描述
在这里插入图片描述
点击输出
在这里插入图片描述

3.差模增益

一个小信号变化叠加在两输入之间,对于放大器而言就是输入了一个差模信号,现设置差模信号幅值为1,那么输出的Vout就是差模放大倍数

电路图:添加 vsin ,频率为1M,AC magnitude为1V
在这里插入图片描述

电路图
在这里插入图片描述

仿真
在这里插入图片描述

增益37.8794db , -3db带宽233.507Khz,
在这里插入图片描述
观察相位裕度
  稳定性仿真可以直接看相位裕度,而交流仿真可以看其某一点相位,从而计算出相位裕度 PM = 180 ° + 相位

打开计算器—vf ----点击原理图vout ---- all ----PhaseMargin
在这里插入图片描述
在这里插入图片描述

观察差模增益和相位裕度也可用 main form

去掉dc,不然后面跳不出来曲线
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

仿真结果
在这里插入图片描述

4.-3db带宽

用计算器查看-3db带宽
选中幅频曲线----右键-----send to----caculat------bandwith—ok
在这里插入图片描述
在这里插入图片描述
809.9khz,数值不一样,原因不懂
在这里插入图片描述

5.功耗

pwr=总电流×VDD=100u*1.8

在这里插入图片描述

点击vdc
在这里插入图片描述

6.压摆率

压摆率 是看的瞬态的斜率 放出瞬态来自己算

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值