模拟ic入门——设计一个带隙基准Bandgap(三)高阶温度补偿与启动电路设计

上一节我们介绍了Bandgap相关的参数,以及做了其中一个经典电路的电压模仿真,但如果对于温度系数有较高的要求,可以进行高阶温度补偿,本节我们来介绍高阶温度补偿,以及一些启动电路的设计,会附上一些经典的论文供大家学习

一、电流模Bandgap

首先我们进行电流模bandgap的仿真,运放我采用了之前设计的两级米勒补偿,启动电路采用反相器结构可以减小功耗,通过调节电阻R0或者R1,R2的值可以改变曲线是正还是负温度系数,右侧采用高阶温度补偿(后文会介绍)

这样测得的从-40-125度的基准电压偏差不到1mV,具有较为良好的性能。固定两个并联的电阻R2和R3为57.37k,调整串联的电阻R1,设置其为参数跑仿真,确定电阻R1为5.95k左右,和理论计算的6.93k相差不大

二、高阶温度补偿

首先为什么要进行高阶温度补偿?他的原理是,前面我们把正温度系数的ΔVBE具和负温度系数的VBE相加,理论上就可以通过设计合适的参数实现接近于零温度系数的电压。但VBE随温度的变化具有一定的非线性,因此产生的基准电压存在一定的曲率,如果对温度漂移系数具有很高的要求,那么带隙基准的一阶温度补偿就无能为力了。

这也与我们前面测得的抛物线相呼应

(1)线性化补偿方式

如图为引入高阶温度补偿的低压带隙基准

除了流过R1的PTAP电流IPTAT(R1的压降为双极型晶体管基极-发射极电压差ΔVBE,呈正温度系数)以及流过R2的CTAT电流ICTAT(R2的压降为双极型晶体管基极-发射极电压VBE,呈负温度系数),还存在一个对数项电流INL

Q1流过的是PTAT电流,则x=1;Q2流过的是与温度无关的电流,则x=0。那么VBE3与VBE1之差就只剩对数项:

R3上的压降即VBE3-VBE1,因此R3流过的电流为一非线性电流,与温度呈对数关系:

以X或Y结点作为参考,可以得到输出电流为PTAP、CTAT、非线性电流共同作用。

只要通过设计R2与R3的比值,就可以与VBE1中的对数项相抵消,实现高阶温度补偿。

我将参考文章上传到下面的链接里,可自取

【免费】Bandgap二阶温度补偿参考文献资源-优快云文库

带隙基准的高阶温度补偿 - 知乎

(2)曲率补偿方法

三、启动电路的设计

带隙基准电路可能存在“简并”状态,换句话说就是电路中存在两个稳定点:一个是系统需要的工作模式,另一个就是零电流状态。我们需要让电路在上电时迅速拜托零电流状态,进入工作状态,并且在正常工作时,启动电路能关断,不影响正常电路工作。

(1)寻找零简并点的仿真方法——简并点仿真

给带隙基准电路环路施加一个测试电压,通过DC分析从0到1.8V扫描该test电压,输出test电源的电流曲线,电流为零时对应的电压值即为电路的一个工作状态,曲线与X轴的交点数即为电路的简并点数(参考华中科技大学: 简并点优化的高性能带隙基准电路)

(2)几种典型的启动电路

参考文献:A 1 V, 26 /spl mu/W extended temperature range band-gap reference in 130-nm CMOS technology | IEEE Conference Publication | IEEE Xplore

采用反相器结构,VBG为低时,反相器输出高电平,使得MR打开,给A电注入电流,让电路工作,VBG输出正常时,将管子都关断

参考文献:A Novel Sub-1V Bandgap Reference with 17.1 ppm/0C Temperature coefficient in 28nm CMOS | IEEE Conference Publication | IEEE Xplore

同样采用反相器结构,输入为低时,反相器输出高电平,使得Minj打开,将整个栅端拉低,让电路工作,VBG输出正常时,将管子都关断

参考文献:

A Sub-1 ppm/°C TC Bandgap Voltage Reference with High Power Supply Rejection | IEEE Conference Publication | IEEE Xplore

2022年的这篇文献是实现高PSR的,Start up也采用反相器检测方式,Vref为0,反相器输出高,MN3输出低,将MP1,MP2拉低,注入电流

上面几种启动电路都是基于反相器的,应用场景一般是低压,下面分享几篇不是基于反相器的

参考文献:A low power CMOS bandgap voltage reference with enhanced power supply rejection | IEEE Conference Publication | IEEE Xplore

启动时,先给C3充电,由于类似电流镜,所以Vd电位也同步升高,给M13充电,到一定程度输出Vg拉低,注入电流;启动完成后,M12打开,Vd拉低,M13关闭,当C3充电到低于VDD-Vth时,M14,M15关闭;M16的作用是确保电源关闭时,C3可以进行放电,下一次可以正常使用

参考文献:A 0.9-V high-PSRR bandgap with self-cascode current mirror | IEEE Conference Publication | IEEE Xplore

一开始上电时,Mn2开启,当电路为零状态时,Mn1开启,直到R1电压上升到把Mn1关断,这个电路不足的地方在于他有静态功耗Rs?

还有很多不同的启动电路,后续有机会再分享

### 带隙基准电路启动电路的设计实现 带隙基准电路(Bandgap Reference, BGR)是一种广泛应用于模拟集成电路中的精密电压源。然而,在实际应用中,由于其可能存在的“简并”状态(即零电流状态),需要设计专门的启动电路以确保电路能够从这种不期望的状态中脱离出来,并进入正常的稳态工作模式。 #### 启动电路的作用 启动电路的主要作用是帮助带隙基准电路克服初始条件下的不稳定状态,使其快速进入正常的工作区域。具体来说,当电源接通时,如果电路处于零电流状态,则无法形成正反馈机制来建立所需的偏置电流和参考电压。因此,通过引入外部激励信号或者特定的开关逻辑,可以使电路摆脱这一困境[^2]。 #### 启动电路的基本原理 一种常见的做法是在电路开启瞬间提供额外路径给某些节点充电直到达到一定阈值水平之后再切断该辅助连接从而完成整个过程;另一种方式则是利用二极管特性配合电阻网络构成简单有效的解决方案。无论采用哪种形式都需要保证一旦系统恢复正常运行后此部分会被自动关闭以免干扰后续操作。 #### 实现方案举例说明 以下是两种典型的启动电路设计方案: 1. **基于MOSFET晶体管控制** 这种方法通常会增加一对额外配置好的PMOS/NMOS器件作为临时导通通道用于加速内部节点电位上升直至超过设定门限值为止随后将其禁用掉不再参常规流程之中。 ```verilog module bandgap_startup ( input wire vdd, output reg start_signal ); always @(posedge vdd) begin // Initial condition to trigger startup sequence if (vdd > VTHRESHOLD && !start_signal) start_signal <= 1'b1; // Once the main circuit stabilizes, disable the startup path else if (main_circuit_stable_condition) start_signal <= 1'b0; end endmodule ``` 2. **利用RC延迟定时器触发** 另外还可以考虑运用RC时间常数产生的脉冲波形去激活短时期间的旁路支路进而达成相同效果而无需修改原有架构太多内容即可满足需求同时也降低了复杂度提高了可靠性。 ![RC Timer Schematic](https://example.com/rc_timer_schematic.png) 上述两种策略各有优劣需根据实际情况灵活选用其中任何一项均能达到预期目的同时兼顾性能表现以及成本考量等方面因素综合评估后再做决定最为合适不过了[^3]。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值