- 博客(70)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 【模拟集成电路】PLL设计与仿真（CPPLL+基础+Simulink仿真+电路仿真）
学习笔记，分享一下，为了控制篇幅，已经尽量的减少内容了，内容比较“系统化”，从简单Ⅰ型PLL传输函数分析，再到到三阶的CPPLL系统函数分析，其中演化的原因也一并列出。在了解了CPPLL的传输函数后，紧接着就是根据CPPLL的系统函数，通过matlab计算最优的系统参数。得到系统参数后，通过Simulink进行建立相关模块的模型，并根据特定系统参数对CPPLL的整体模型进行仿真。最后，基于TSMC18工艺，根据特定的参数设计相关的模块电路，进行了简单的仿真并和Simulink仿真结果进行了简单对比。
2025-04-02 17:15:18
639
原创 【模拟CMOS集成电路设计】电荷泵（Charge bump）设计与仿真（示例：栅极开关CP+轨到轨输入运放+基于运放CP）
最近做了一个电荷泵（Charge bump, CP），开始用了栅极开关结构，但是失配有点大，所以进行了一些优化，但是仍然不能尽如人意，看了一些论文后，最后干脆换成了基于运放的CP，基于运放确实失配小得多，作为对比，重新写了一个关于CPCPCP的笔记。工程文件可以自取，使用TSMC18工艺，附带testbench，仅供学习参考。
2025-03-31 21:50:02
828
原创 【模拟CMOS集成电路笔记】轨到轨运放（Rail to Rail）基础（附带实例：基于1：3电流镜的轨到轨输入运放）
因为自己做的一个东西，需要一个轨到轨放大器(RTR)，所以顺便写了笔记，参考了Sansen的《模拟集成电路设计精粹》，只写了一些简单的内容，里面也有一些复杂的电路，虽然都看了，但是也只是浅浅的看了一下….有需要再深入学习。随手用TSMC18工艺，调了一个“基于1:3电流镜的轨到轨输入运放”工程文件+testbench需要的可以自取，RTR其输入电压范围可以从正电源电压VDDVDDVDD到负电源电压VSS。
2025-03-31 17:03:18
388
原创 【模拟CMOS集成电路设计】带隙基准（Bandgap）设计与仿真（基于运放的电流模BGR）
此次设计，使用电流镜结构为基础的BandgapBandgapBandgap来满足设计指标，主要目标是在结构简单的前提下满足设计指标要求，本文供学习参考。关于BGRBGRBGR的基础，可以看【笔记：模拟MOS集成电路】带隙基准（基本原理+电流模+电压模电路详解）文末附带核心管支路关键参数计算方法本次Bandgap设计，通过基于运放结构的电路模BGR。最终给出设计工程文件供学习参考，以及核心管支路关键参数计算方法，方便对电路进一步加深理解，轻松自己设计一个BGR。
2025-03-10 21:28:50
1455
6
原创 【模拟集成电路】锁相环（phase-locked loops，PLL）设计_环形振荡器相关（简）
未来将会不定时更新PLL相关的文章，主要目的是作为个人的学习笔记，关于锁相环的基础，可以参考《模拟CMOS集成电路设计_Behzad Razavi》后面几章的内容，下面的文章主要参考书籍是的英文书籍《DESIGN OF CMOS PHASE‑LOCKED LOOPS_Behzad Razavi》,个人认为本书是一本很好的教材。相位噪声分析是振荡器设计中关键的步骤，本文为入门内容，随笔。
2025-01-24 21:37:12
1357
原创 【模拟集成电路】知识点笔记_1
从两个最基本的公式可以看出，其一就是BJT的Ie与Vbe成指数关系，其二就是MOS的Id与Vgs成平方关系，因此BJT得电流可以比较大，电流输出实际就是对负载进行充电的过程，电流大充电快，上升时间就短，因此就可以提高信号频率或增大负载。两种晶体管的热噪声几乎一样，其中2/3比例因子很接近于1/2.但是，如果是相同的电流，双极型晶体管的gm较大，因此它的热噪声就相对较低。（1）改善电气性能：埋层可以用来形成电场，帮助改善器件的电气性能，例如在双极型晶体管中，可以提高集电极的电流增益。
2024-11-09 15:25:17
1656
原创 【模拟集成电路】锁相环（phase-locked loops，PLL）设计_抖动和相位噪声
在锁相环设计过程中，必须对抖动和相位噪声进行考虑，振荡器在功耗和相位噪声之间存在权衡（trade-off），在设计之初就应该对其进行考虑，在不考虑相位噪声的前提下设计振荡器是没有意义的。
2024-11-09 14:43:33
2109
1
原创 【模拟集成电路】锁相环（phase-locked loops，PLL）设计_振荡器基础
未来将会不定时更新PLL相关的文章，主要目的是作为个人的学习笔记，关于锁相环的基础，可以参考《模拟CMOS集成电路设计_Behzad Razavi》后面几章的内容，下面的文章主要参考书籍是的英文书籍《DESIGN OF CMOS PHASE‑LOCKED LOOPS_Behzad Razavi》,个人认为本书是一本很好的教材。
2024-10-16 15:54:13
1843
2
原创 【ICer必备基础】MOS电容——电容电压特性详解
MOS电容是集成电路中非常重要的应用，器件电容的定义为：当达到最大耗尽宽度且反型层电荷密度为零时的情形。此时得到最小电容Cmin′Cmin′（下面将对该结果进行说明）
2023-09-17 13:40:32
14778
18
原创 【模拟集成电路】反馈系统加载效应——基础到进阶（三）
在求解反馈系统时，常规方法遵循以下步骤①在合适的位置断开反馈环路，求出开环增益、输入和输出阻抗；②根据开环增益确定“环路增益”，从其开环电路中确定各个闭环参数；③用闭环增益对闭环系统进行分析；事实上上述步骤只能“不精确”的解决“小部分”问题，而实际电路往往是复杂的，如果想精确的对电路进行分析求解，那么需要了解反馈分析的五个“困难”。（1）由于“加载”效应，反馈环路会对前馈电路部分产生影响，只有默认反馈环路对前馈电路部分不产生影响时，才能直接将环路开环，因此直接断开环路是“不精确”的；
2023-08-30 19:15:49
4063
16
原创 【模拟集成电路】反馈系统（开环方法）——基础到进阶（二）
本文将对四种规范的反馈结构：电压-电压型（V-V）、电压-电流型(V-I)、电流-电流型(I-I)和电流-电压型(I-V)进行分析，分析内容包括闭环增益、闭环增益、输入和输出阻抗。 对于一个反馈系统，可以划分为四个部分：①前馈放大器H(s)；②检测输出的方式；③反馈网络G(s)；④输入信号与反馈网络输出信号的比较方式；系统框图如图1.1所示。 在求解反馈系统时，常规的
2023-08-20 12:09:49
3848
17
原创 【模拟集成电路】反馈系统——基础到进阶（一）
本文主要对集成电路中反馈相关内容进行归纳总结，并在总结的基础上融入个人的一些理解，首先是反馈的一些相关概念，这是深入学习反馈并完成进阶所不可或缺的，然后在对反馈基本结构和相关特性有了基本的认识后，将会深入讨论四种典型反馈结构的特性，在讨论四种反馈时，主要采用了直接开环的反馈系统分析方法，后续在掌握该方法后，也将对“二端口方法”、“波特方法”、“麦德布鲁克方法”进行分析和说明。相关内容实时更新。
2023-08-19 19:18:50
3606
16
原创 【ICer必备 3】模拟IC设计全流程
本文简要介绍模拟IC设计全流程，其他IC领域相关知识，后续不断完善，持续更新。模拟IC设计流程如下：确定需求、设计原理图、电路仿真与验证、电路元件选择与设计、电路布局与封装设计、物理设计与布线和电路制造及测试等过程，模拟 IC 设计全流程具体说明如下。
2023-06-27 15:04:00
6772
3
原创 【ICer必备 2】数字IC设计全流程
本文简要介绍数字IC设计全流程，其他IC领域相关知识，后续不断完善，持续更新。数字IC设计流程如下：确定需求、设计电路、电路仿真与验证、电路综合、物理设计和电路实现等过程，数字 IC 设计全流程具体说明如下。
2023-06-26 22:52:52
1714
6
原创 Virtuoso Layout Editor 快捷键归纳
按过 T 后点击一个图形，就自动切换到刚刚点击图形的的层上去了。（Repeat Copy） 先按下H键，选择需要复制的一个“形状”或者“Instance”，复制一下，按“。Alignment Direction ，再点击Set New Reference，先选择一个图形的边界作为参考边，Alignment Direction ，再选择未对齐的图形，然后点击Set New Reference 再在。（Split），添加拐点。（Pan）平移视图，按Tab，用鼠标点击视图区中某点，视图就会移至以该点为中心。
2023-06-25 16:58:19
10378
5
原创 【模拟CMOS集成电路】HSPICE入门仿真分析实例
对于输出下降升沿，随着NMOS尺寸增大，尽管输出电容C_OUT增大，在输出端存储了更多的电荷，但是下降时间主要与NMOS对C_OUT的放电电有关，(W/L)n增大，则NMOS以更大的电流对输出端电容C_OUT放电，输出端需要更短的时间就能使输出端发生电平切换。对于输出上升沿，随着PMOS尺寸增大，输出电容C_OUT增大，上升时间主要与PMOS对C_OUT的充电有关，(W/L)p变大，尽管输出端电容C_OUT变大，但是PMOS以更大的电流对输出端电容C_OUT充电，需要更短的时间就能使输出端电平切换。
2023-06-25 16:45:24
13264
10
原创 【模拟CMOS集成电路设计】带隙基准（Bandgap）设计与仿真（基于cascode电流镜的电流模BGR）
此次设计，未使用运放，使用电流镜结构为基础的Bandgap来满足设计指标，主要目标是在结构简单的前提下满足设计指标要求。本次bandgap设计，通过基于低压cascode电流镜结构的电流模结构，实现预设性能指标，但性能仍有待提升，由于cascode电流镜结构需要更大的电压裕度，因此对低压应用有严格限制，可换用电压模+Buffer结构对相关指标进一步优化。或者采用运放结构（但是电流应该合理分配，甚至运放中一些管子可以工作在亚阈值区，满足低功耗要求）。
2023-06-25 16:39:48
38751
95
原创 保姆级VMware新建windows11虚拟机教程
保姆级VMware新建windows虚拟机教程，包括（1）工具及其文件、（2）VMware新建windows虚拟机操作步骤、（3）虚拟机内Windows安装步骤、（4）Windows登录注册步骤。四个部分
2023-03-24 18:35:10
5748
24
原创 【模拟集成电路】环路滤波器(LPF)设计
本文主要内容是对环路滤波器模块设计设计进行阐述，LPF在电荷泵频率综合器中，主要作用是进行滤波，消除毛刺，因此一个简单的RC就可以起到很好的效果。本文主要目的是为了补充【模拟集成电路】频率综合器（Frequency Synthesizer，FS）设计中的设计内容。更高性能的LPF，如果有必要，后续更新（私信我）
2023-02-25 14:43:29
6242
7
原创 【模拟集成电路】宽摆幅压控振荡器（VCO）设计
本文主要内容是对压控振荡器（Phase Frequency Detector，PFD）模块设计设计进行阐述，包括工作原理、电路结构、仿真结果各部分内容。
2023-02-25 14:27:24
23019
16
原创 【模拟集成电路】电荷泵（CP）设计
本文主要内容是对电荷泵（CP）做出简单介绍，为课程设计部分章节内容，后需给出各部分的设计方案，以及测试结果。
2023-02-25 13:41:36
17659
12
原创 【模拟集成电路】分频器（DIV_TSPC）设计
本文主要内容是对分频器（DIV_TSPC）设计模块设计设计进行阐述，基于TSPC动态触发器结构，更好的适应高频应用，内容包括工作原理、电路结构、仿真结果各部分内容。
2023-02-25 13:09:55
17833
12
原创 【模拟集成电路】鉴频鉴相器设计（Phase Frequency Detector，PFD）
本文主要内容是对鉴频鉴相器（Phase Frequency Detector，PFD）模块设计设计进行阐述，包括工作原理、电路结构、仿真结果各部分内容。
2023-02-25 12:34:01
14841
14
原创 【模拟集成电路】频率综合器（Frequency Synthesizer，FS）设计
本文主要内容是对频率综合器做出简单介绍，为课程设计部分章节内容，后需给出各部分的设计方案，以及测试结果。无线收发系统中的频率综合器（Frequency Synthesizer，FS）**模块是影响无线收发系统信号质量的一个重要因素，担负着为系统提供高精度、高稳定度频率的任务。直接模拟频率合成器（Direct Analog Synthesis，DAS）、锁相环频率合成器（Phase-Locked Loops，PLL）以及直接数字频率合成器（Direct Digital Synthesizers，DDS）。
2023-02-25 11:03:48
6715
11
原创 【模拟CMOS集成电路】电路失调与CMRR—— 随机失调与系统失调分析（1）
本文主要内容是失调与CMRR，参考书籍为Sansen的《模拟集成电路精粹》。第一节，主要是关于失调相关内容。首先，对失调的概念进行了定义，对失调的两个主要因素随机失调和系统失调进行说明。然后通过对简单的电阻负载电流镜进行分析，给出了失调电压的分析模型方法，并简要分析了模型中产生失调的几个参数，探讨了过驱动电压以及强/弱反型区对失配的影响。第二节，主要是关于CMRR相关内容。（详细内容后续更新）第三节，对5OTA电路为例，进行失调和CMRR进行分析。（详细内容后续更新）
2023-01-23 21:57:24
3673
13
原创 【模拟CMOS集成电路】电路噪声——基本电路噪声性能（2）
该内容分为噪声的第二部分内容，主要对具体基本电路中的噪声进行分析，主要目的是理解噪声源如何折合到输入端，因此为使方法直观，将简化计算，忽略部分噪声源。关于噪声仿真内容，将会后续更新。在分析基本电路噪声时，需要了解关于噪声相关的一些概念和定理，可以参考内容：【笔记：模拟CMOS集成电路】噪声——分析基础（1）对放大器增益和阻抗还不太熟练，可以参考内容：【笔记：模拟MOS集成电路】单级放大器（非高频）
2023-01-06 22:40:47
4813
10
原创 【模拟CMOS集成电路】电路噪声—— 噪声分析基础（1）
该内容分为多个部分，首先是噪声分析之前需要了解的一些知识或者相关定理。在后续文章中，将会对具体电路进行噪声分析和仿真。在详细阐述噪声之前，我们需要对噪声有一个直观的印象。一句话，噪声无处不在，不可避免，随机产生，不可预测，仅可通过统计手段进行描述，一般用功率谱密度（PSDPSDPSD）、平均功率(PavP_{av}Pav)等参数来定量描述。我们一般将电路中随机产生的不期望的电流或电压信号称之为噪声。
2023-01-05 10:48:31
8196
1
原创 【笔记：模拟CMOS集成电路】两级运算放大器设计与仿真（带版图）
本文为本人学习模拟集成电路相关知识的的学习笔记，入门级别，意为小白快速上手所写，关于BG电路、ADC、PLL等进阶文章，后续更新，循序渐进。关于更加基础的文章，可以点击我的主页自行查看。版图是小白水平，如有不足。请批评指正！期待和UU们相互交流提高！该部分 略 有需要私聊，有必要的话我会将该部分上传，方便各位下载。
2022-12-21 20:04:51
72824
114
原创 【笔记：模拟CMOS集成电路】MOS特性、共源级放大器仿真分析
本文为本人学习模拟集成电路相关知识的的学习笔记，入门级别，意为小白快速上手所写，关于进阶文章，后续更新。关于如何使用进行Library的创建、cell的创建、简单仿真操作，请参考文章【Cadence Virtuoso】IC617 入门操作 (MOS特性分析)
2022-12-17 23:05:51
6513
2
原创 【Cadence Virtuoso】IC617 入门操作 (MOS特性分析)
本文为本人学习相关操作的学习笔记，意为帮助入门小白快速上手，采用的软件版本为。本文主要目的是介绍如何用进行Library的创建、cell的创建、简单仿真操作。
2022-12-17 22:30:22
10611
12
原创 【笔记：模拟MOS集成电路】二级运算放大器频率响应与品质因子Q和阻尼因子ξ的讨论
一般来说，系统振荡是我们不希望发生的，但是在特殊的应用下，我们也是希望使电路起振。充分重合的时候，极点性质改变，变为共轭复极点。Q值越大，ξ越小，那么共轭复极点的实部越接近原点，而且虚部越大，更接近与一对共轭虚数极点。当Q减小或ξ的增加使得。通过以上分析，当Q1时，极点为LHP实极点；当Q>1/2，ξ
2022-11-02 15:28:21
2746
1
原创 【笔记：傅里叶分析】数学基础——傅里叶级数与傅里叶变换
傅里叶分析数学基础，从周期傅里叶级数展开到一般非周期函数的傅里叶变换与逆变换分析，清晰易懂。
2022-09-19 20:59:46
1346
3
转载 天线和波长的关系
天线的长短和波长成正比，和中心频率成反比，频率越高，波长越短，天线也就可以做得越短，天线的长度并不等于一个波长，往往是 1/4 波长或者 5/8 波长。f=1800MHz，波长越短，直射能力越强，贯穿能力越强，信号损失衰减越大，传输距离越短，杀伤力越强，实现信号局域覆盖。：每个天线都有一定的频率范围，称为带宽，在这个范围内，天线阻抗最小，效率最高，这个范围的中间最佳点即中心频率，驻波比最小。f=230MHz，波长越长，绕射能力越强，穿透能力越强，信号损失衰减越小，传输距离越远，信号覆盖范围越大。
2022-09-07 10:28:27
4272
1
原创 【笔记：模拟MOS集成电路】偏置电路（基本原理+结构分析）
首先，对于一个单级双极性晶体管放大电路，为了使其可以将信号不失真的放大，我们必须将晶体管置于合适的工作条点。最基本的放大条件：“集电结正偏，发射结反偏”，当然如果想要其实现放大不失真，则需要更加精确的设置晶体管的基极、发射极和集电极处于所要求的电位。而这些外部电路就称为偏置电路。在大规模的电路设计中，为了使电路各部分处于合适的工作条件，从而达到预期性能，我们往往需要对电路的各部分都提供合适的偏置，因此，偏置电路很重要。
2022-09-04 17:56:24
30050
16
原创 【笔记：模拟MOS集成电路】直流阻抗和交流阻抗
直流阻抗：阻碍直流电通过的能力，常用直流通路分析。交流阻抗：阻碍交流电通过的能力，常用交流通路分析。简单理解，阻抗就是阻碍电流通过的能力。
2022-09-03 20:29:16
3156
最小二乘法的基本原理和多项式拟合.doc
2020-08-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人