基于FPGA的VGA协议实现

已于 2024-05-31 11:16:57 修改
阅读量1.2k 收藏 25
点赞数 11
文章标签： fpga开发
于 2024-05-26 21:55:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_62848601/article/details/139182695
版权

文章目录

一、VGA介绍

1.1 VGA原理

VGA接口
在这里插入图片描述
最主要的几根线：
在这里插入图片描述
VGA其实就是相当于一块芯片，跟单片机驱动IC一样，满足一定的时序，便能驱动起来。VGA的扫描其实很简单，大致轨迹如下所示：
在这里插入图片描述
每扫描完一行，从新开始下一行;每扫完一场，重新开始下一场。
以下是行扫描，场扫描HS，VS时序图
在这里插入图片描述
VS时序如下所示：
在这里插入图片描述
可见时序的循环，可被划分为a，b，c，d4个时期。这四个时期定义如下：

A~B：场消隐期 即同步，相当于还原扫描坐标吧

B~C：场消隐后肩 相当于准备开始扫描吧

C~D：场显示期 扫描中，数据有效区域

D~E：场消隐前肩 完成扫描，相当于准备同步

HS时序深入分析
在这里插入图片描述
可见时序的循环，可被划分为a，b，c，d4个时期。这四个时期定义如下：

A~B：行消隐期 即同步，相当于还原扫描坐标吧

B~C：行消隐后肩 相当于准备开始扫描吧

C~D：行显示期 扫描中，数据有效区域

D~E：行消隐前肩 完成扫描，相当于准备同步

综上描述，我们只要知道每个时期的时间，便可以表示出VGA的时序。而FPGA的工作是由固定频率的时钟触发的，因此某固定时间可以用n次触发来表示。因此我们很容易就想到了FPGA常用的计数方法：比如说行扫描，我们计数0~H_total-1。用另一个进程将其划分为4个时期，安标注分配。其实这相当于状态机。

1.2VGA电路

VGA接口：R,G,B三通道，直接赋给数字信号，RGB，最多产生8种色彩。这是最基本的。电路如下所示：
在这里插入图片描述

二、配置

打开Quartus,选择IP核
在这里插入图片描述
命名之后，将基础时钟改为50M
在这里插入图片描述
点击next后，取消该勾选
在这里插入图片描述
默认next,直到该界面，c0默认输出50M即可,c1分频到25M,如需其他时钟频率可以自己进行设置在这里插入图片描述
勾选，finish
在这里插入图片描述

三、实现

3.1 字符显示

字模软件
百度网盘:
https://pan.baidu.com/s/1542q14FRzCawo8WNp8J-Kg
提取码: jdzg
在子模提取工具里面输入需要显示的字符并设置字符大小为64*64
在这里插入图片描述
然后点击文件-另存为，把图片保存为BMP图片，再点击文件-打开，把保存的BMP图片打开得到整体的字符。
在这里插入图片描述
参数设置
在这里插入图片描述
保存为.txt格式
在这里插入图片描述
在这里插入图片描述
将得到的字模替换。

3.2图片显示

想要显示的图片，但是图片的大小超过了芯片的内存，无法把图片保存进去，故采用一张100*100的图片进行显示。
在这里插入图片描述
使用工具把图片转为HEX文件

工具链接: https://pan.baidu.com/s/1o8ii9ei密码:62uv
在这里插入图片描述
图片数据太多需要使用ROM来存储数据
打开quartus，找到ROM
在这里插入图片描述
取消勾选下列选项
在这里插入图片描述
刚才生成的,hex
在这里插入图片描述
finish
在这里插入图片描述

四、代码

4.1.vga驱动模块

module vga_dirve (input			wire						clk,            //系统时钟
                  input			wire						rst_n,          //复位
                  input			wire		[ 15:0 ]		rgb_data,       //16位RGB对应值
                  output			wire							vga_clk,    //vga时钟 25M
                  output			reg							h_sync,     //行同步信号
                  output			reg							v_sync,     //场同步信号
                  output			reg		[ 11:0 ]				addr_h, //行地址
                  output			reg		[ 11:0 ]				addr_v,  //列地址
                  output			wire		[ 4:0 ]				rgb_r,  //红基色
                  output			wire		[ 5:0 ]				rgb_g,  //绿基色
                  output			wire		[ 4:0 ]				rgb_b  //蓝基色
);

// 640 * 480 60HZ
localparam	 H_FRONT = 16; // 行同步前沿信号周期长
localparam	 H_SYNC  = 96; // 行同步信号周期长
localparam	 H_BLACK = 48; // 行同步后沿信号周期长
localparam	 H_ACT   = 640; // 行显示周期长
localparam	 V_FRONT = 11; // 场同步前沿信号周期长
localparam	 V_SYNC  = 2; // 场同步信号周期长
localparam	 V_BLACK = 31; // 场同步后沿信号周期长
localparam	 V_ACT   = 480; // 场显示周期长

// 800 * 600 72HZ
// localparam	 H_FRONT = 40; // 行同步前沿信号周期长
// localparam	 H_SYNC  = 120; // 行同步信号周期长
// localparam	 H_BLACK = 88; // 行同步后沿信号周期长
// localparam	 H_ACT   = 800; // 行显示周期长
// localparam	 V_FRONT = 37; // 场同步前沿信号周期长
// localparam	 V_SYNC  = 6; // 场同步信号周期长
// localparam	 V_BLACK = 23; // 场同步后沿信号周期长
// localparam	 V_ACT   = 600; // 场显示周期长


localparam	H_TOTAL = H_FRONT + H_SYNC + H_BLACK + H_ACT; // 行周期
localparam	V_TOTAL = V_FRONT + V_SYNC + V_BLACK + V_ACT; // 列周期

reg			[ 11:0 ]			cnt_h			; // 行计数器
reg			[ 11:0 ]			cnt_v			; // 场计数器
reg			[ 15:0 ]			rgb			; // 对应显示颜色值

// 对应计数器开始、结束、计数信号
wire							flag_enable_cnt_h			;
wire							flag_clear_cnt_h			;
wire							flag_enable_cnt_v			;
wire							flag_clear_cnt_v			;
wire							flag_add_cnt_v  			;
wire							valid_area      			;


// 25M时钟 行周期*场周期*刷新率 = 800 * 525* 60
wire							clk_25			;
// 50M时钟 1040 * 666 * 72
wire							clk_50			;
//PLL
pll	pll_inst (
	.areset ( ~rst_n ),
	.inclk0 ( clk ),
	.c0 ( clk_50 ), //50M
	.c1 ( clk_25 ), //25M
	);
//根据不同分配率选择不同频率时钟
assign vga_clk = clk_25;


// 行计数
always @( posedge vga_clk or negedge rst_n ) begin
    if ( !rst_n ) begin
        cnt_h <= 0;
    end
    else if ( flag_enable_cnt_h ) begin
        if ( flag_clear_cnt_h ) begin
            cnt_h <= 0;
        end
        else begin
            cnt_h <= cnt_h + 1;
        end
    end
    else begin
        cnt_h <= 0;
    end
end
assign flag_enable_cnt_h = 1;
assign flag_clear_cnt_h  = cnt_h == H_TOTAL - 1;

// 行同步信号
always @( posedge vga_clk or negedge rst_n ) begin
    if ( !rst_n ) begin
        h_sync <= 0;
    end
    else if ( cnt_h == H_SYNC - 1 ) begin // 同步周期时为1
        h_sync <= 1;
    end
        else if ( flag_clear_cnt_h ) begin // 其余为0
        h_sync <= 0;
        end
    else begin
        h_sync <= h_sync;
    end
end

// 场计数
always @( posedge vga_clk or negedge rst_n ) begin
    if ( !rst_n ) begin
        cnt_v <= 0;
    end
    else if ( flag_enable_cnt_v ) begin
        if ( flag_clear_cnt_v ) begin
            cnt_v <= 0;
        end
        else if ( flag_add_cnt_v ) begin
            cnt_v <= cnt_v + 1;
        end
        else begin
            cnt_v <= cnt_v;
        end
    end
    else begin
        cnt_v <= 0;
    end
end
assign flag_enable_cnt_v = flag_enable_cnt_h;
assign flag_clear_cnt_v  = cnt_v == V_TOTAL - 1;
assign flag_add_cnt_v    = flag_clear_cnt_h;

// 场同步信号
always @( posedge vga_clk or negedge rst_n ) begin
    if ( !rst_n ) begin
        v_sync <= 0;
    end
    else if ( cnt_v == V_SYNC - 1 ) begin
        v_sync <= 1;
    end
        else if ( flag_clear_cnt_v ) begin
        v_sync <= 0;
        end
    else begin
        v_sync <= v_sync;
    end
end

// 对应有效区域行地址 1-640
always @( posedge vga_clk or negedge rst_n ) begin
    if ( !rst_n ) begin
        addr_h <= 0;
    end
    else if ( valid_area ) begin
        addr_h <= cnt_h - H_SYNC - H_BLACK + 1;
    end
    else begin
        addr_h <= 0;
    end
end
最低0.47元/天 解锁文章
晨曦—
关注
协议——VGA
djue7752的博客
01-13 2352
　　VGA(Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。不支持热插拔，不支持音频传输。对于一些嵌入式VGA显示系统，可以在不使用VGA显示卡和计算机的情况下，实现VGA图像的显示和控制。VGA显示器具有成本低、结构简单、应用灵活的优点。对于一名FPGA工程...
FPGA——VGA显示协议
a17377547725的博客
03-24 944
VGA显示协议
FPGA的VGA协议实现
luck_liao的博客
06-16 1183
在本系列实验中，我们深入探讨了VGA显示的原理和实现方式，通过FPGA平台展示了字符、彩条以及图片的显示过程。
VGA协议
q1594的博客
05-02 1678
1.VGA时序 2.不同分辨率的VGA参数 3.基于小梅哥5寸800x480TFT屏幕的显示驱动 3.1小梅哥TFT屏幕接口和意义 由表可知，驱动TFT屏幕需要输入RGB分量、TFT像素时钟、DISP显示开关、HSYNC、VSYNC行场同步信号、DE数据使能. 驱动代码为`module tft_driver( input wire tft_clk, input wire tft_rst_n, input wire tft_disp, input wire [15:0] dat
FPGA——VGA协议
最新发布
weixin_44569216的博客
08-29 2036
用于FPGA学习——从硬件角度来讲解VGA协议
通信协议——VGA
染血黑兔的博客
07-21 5103
VGA概述硬件接口扫描方式行场信号时序要求 概述 VGA（Video Graphics Array）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA显示器具有成本低、结构简单、应用灵活的优点。 硬件接口 VGA 的驱动电路常用的有 2 种： （1） R-2R 电阻模拟电路设计
VGA协议及VGA显示
weixin_47554309的博客
06-10 2437
VGA协议及图像显示
VGA 协议理解
qq_35608277的博客
02-24 1944
颜色 行列信号 abcde,opqrs都是图中的含义，分别是行列，每行发几个像素，发多少行。 有前后标定用的非图像像素的像素。 @60是显示屏刷新率，显示一个像素点的时间是1/60MHz，越大显示的越快。 时钟是指针对某一个尺寸的图像，总共需要的时间。 计算 ...
VGA相关练习
qq_44249640的博客
05-26 337
目录一.VGA1.VGA的原理2.基于FPGA的VGA显示3.实验二.参考资料 一.VGA 1.VGA的原理 VGA驱动显示器用的是扫描的方式，一般是逐行扫描。 2.基于FPGA的VGA显示 附上学长的代码 module VGA_test( OSC_50, //原CLK2_50时钟信号 VGA_CLK, //VGA自时钟 VGA_HS, //行同步信号 VGA_VS, //场同步信号 VGA_BLANK, //复合空白信号控制信号 当BLANK为低电平时模拟视频输出消隐电平
VGA协议显示
不想秃发的博客
12-24 2080
基于VGA协议色彩显示
利用VGA协议完成文字、条纹、图片显示
JMFLFZYF的博客
06-10 1658
本次实验使用的开发板是Cyclone IV E:EP4CE6F17C8VGA(Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。不支持热插拔，不支持音频传输。对于一些嵌入式VGA显示系统，可以在不使用VGA显示卡和计算机的情况下，实现VGA图像的显示和控制。VGA显示器具有成本低、结构简单、应用灵活的优点。对于一名FPGA工程师，尤其是视频图像的方向的学习者，VGA协议是必须要掌握
【嵌入式系统应用开发实验二】---VGA协议实践
weixin_52166467的博客
04-28 1029
【嵌入式系统应用开发实验二】---VGA协议实践
VGA显示彩条、字符和图片
qq_46359931的博客
06-08 1351
基于FPGA的VGA显示
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值