AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）

学习PCIe，使用FPGA作为RC，实现对SSD（EP）的读写

（前半部分，PCIE，DEMO的实现和分析）

参考：

1：AMD官网：https://docs.amd.com/r/en-US/pg055-axi-bridge-pcie/Add.-Debug-Options

2：大佬介绍： https://blog.youkuaiyun.com/u011565038/article/details/136896068

3：XPDMA（pg055）：https://download.amd.com/docnav/documents/ip_attachments/axi-pcie.html

IP核简介

分为两部分AXI MM/S Bridge和AXI-S Enhanced PCIe。

AXI MM/S Bridge负责将用户侧的逻辑接口（采用标准AXI4总线）转换为AXI-stream数据流。

AXI-S Enhanced PCIe部分处理来自AXI MM/S Bridge的AXI-stream数据流，并将其转换为PCI Express协议所需的事务层数据包（TLP）。同时，它还能够将来自PCI Express的TLP数据包转换回AXI-stream数据流。

配置完IP之后，我们需要关心的只有用户侧的三部分，axi_ctrl，m_axi，s_axi三个接口。

AXI Memory Mepped To PCIe 核的配置

板卡使用7100，以Z7为例

1，首页主要配置FPGA作为RC，还有使能Link Status Register，参考时钟默