信号完整性之阻抗匹配

一、相关参数

1.1 阻抗

       阻抗（ Electrical impedance）又称电阻抗，阻抗的单位是欧;是电路中电阻、电感、电容对电流的阻碍作用的统称。

       阻抗是一个复数，实部称为电阻（Resistance），虚部称为电抗（Reactance）；其中电容在电路中对电流所起的阻碍作用称为容抗（Capacitive Reactance），电感在电路中对电流所起的阻碍作用称为感抗（Inductive Reactance），容抗和感抗合称为电抗。

阻抗通常用符号Z表示，阻抗即电阻与电抗的总和，用数学形式表示为：   

     且ω=2πf

 Z=R+jX     

• 当 X > 0 时，称为感性电抗

• 当 X = 0 时，阻抗为纯电阻

• 当 X < 0 时，称为容性电抗

 

1.2 特性阻抗

       特性阻抗(又称特征阻抗)是应用于传输线中的概念。在高速应用场景，信号传输线已经不能看作理想导线，不能忽略传输线上的一些寄生参数，如寄生电阻、寄生电容、寄生电感。

   

       信号在传输过程中，如果传输路径上的特性阻抗发生变化，信号就会在阻抗不连续的结点发生反射。

特性阻抗怎么计算 - 花形 - 博客园

单位长度的传输线可以等效为以下模型：R、L、G、C分别代表电阻、电感、电导和电容。

电导是指导体的导电能力，是电阻的倒数， 即对于某一种导体允许电流通过它的容易性的量度。  符号是G。 电导单位是西门子，简称西，符号S。 导体的电阻越小，电导就越大 。  

该模型的阻抗表达式为：

当为无损传输线，即上式中的R和G为0于无损传输线，特性阻抗表达式可以表示为：

1.3 反射系数

反射系数(反射电压与输入电压的比值)是衡量信号反射量的重要指标；

 如下图所示，设区域1阻抗为Z1，区域2阻抗为Z2，信号经过两个阻抗不同的区域，在交界处A处，电压和电流不能产生突变（若电压不连续，将产生无穷大的电场；若电流不连续，将产生无穷大的磁场）。

信号由区域1往区域2传输的过程中，入射(incident)信号、反射信号(reflect)、传输信号(transfer)分别如下图表示：

分界面两侧的电压相等，有 Vinc + Vref = Vtra ；

分界面两侧的电流相等，有Iinc - Iref = Itra ；

开路传输线(Z2 → ∞ ）   F =1，意味着反射电压波与入射电压波同相位；
短路传输线(Z2  =   0 )     F =−1，意味着反射电压波与入射电压波反相位；
阻抗匹配时（Z2=Z1）    F=0，没有反射

     

下面举个栗子：

设传输线阻抗Rz=30Ω，源端串接的匹配电阻Rs=10Ω，

则传输线左端A点反射系数为 (10 - 30)/(10 + 30) = -0.5,

右端B点反射系数为 (+∞ - 30)/(+∞ + 30) = 1。

在理想情况（无损传输）下，信号会在传输线A、B两端无休止的反射振荡，反射电压的幅值越来越趋近于0，在实际中信号在传输过程中有衰减，最终趋于稳态。

末端电压最后趋于源端电压，这是因为末端开路，最终一定会在开路位置看到源端电压。  

二、输入阻抗和输出阻抗

电路常分为输入阻抗和输出阻抗，输入阻抗指我们电源信号源外部负载的阻抗，输出阻抗指的是我们的信号源电源内部的阻抗。

2.1 输入阻抗

输入阻抗是指一个电路输入端的等效阻抗。

在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗R就是U/I。

可以把输入端想象成一个电阻的两端，这个电阻的阻值，就是输入阻抗。

当电源信号为电压源的时候：

我们希望输入阻抗越大越好，这个时候电压源的负载更小，输入阻抗(R)直接分压，我们电压源就不需要输出太大的功率，也可用公式推算。R越大的时候输出功率越小

当电源信号为电流源的时候：

我们希望输入阻抗越小越好，这个时候电流源的驱动负载更小。

公式推算为：           

      

2.2 输出阻抗

输出阻抗就是信号源的内阻

比如说电压源串联的等效内阻，电流源并联的等效内阻 上面的示意图已经有所展示。

三、什么是阻抗匹配

高低频的阻抗匹配电路概念及要点 高速电路的振铃产生原因及解决办法-电子发烧友网

3.1低频的阻抗匹配

在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源和负载的情况，低频信号的波长很长，传输线可以看成短线，反射可以不考虑；（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。

对于纯电阻的电路，一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。

当内阻r与负载电阻R相等时，负载可获得最大输出功率 ； 

• 如果我们需要输出电流大，则选择小的负载R；

• 如果我们需要输出电压大，则选择大的负载R；

• 如果我们需要输出功率最大，则选择跟信号源内阻r匹配的电阻R。

对于非纯电阻电路的阻抗匹配，当电路中含有容性或感性阻抗时，需要信号源与负载阻抗的的实部相等，虚部互为相反数。

3.2高频的阻抗匹配 

在高频电路中，我们还必须考虑信号反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状 。所以当信号的频率很高时，为避免信号反射，传输线与负载必须进行阻抗匹配：即负载阻抗必须和传输线阻抗相等；高低频的阻抗匹配电路概念及要点 高速电路的振铃产生原因及解决办法-电子发烧友网

那我们所说的高速设计的边界条件是什么呢？小陈认为是分布参数，传输线理论中的‘长线’，是上升时间小于六分之一传输线延时”——引自《高速先生》

如果不匹配：

1、源/终端多次反射是信号传输中产生“过冲、振铃”等现象的部分根源，可能会产生错误的逻辑跳变或者损坏芯片；
2、会在传输线上形成驻波，降低传输线有效功率容量降低；
3、严重时会损坏设备，高速信号会产生振荡，辐射干扰等问题。

总的来说低频电路的阻抗匹配只需要考虑信号源和负载的阻抗匹配，高频电路还需要考负载和传输线缆的阻抗匹配。

四、如何实现阻抗匹配（阻抗匹配方式）

用水流的概念来玩硬件（一）----阻抗匹配_水的阻抗-优快云博客

4.1 串联端接（源端串联电阻）

匹配电阻选择原则：匹配电阻值与源端的输出阻抗之和等于传输线的特征阻抗。

在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，并且这个串联的电阻也要尽量靠近发送端的位置，使源端的输出阻抗与传输线的特征阻抗相匹配，保证阻抗的连续性，抑制从负载端反射回来的信号发生再次反射。

但是缺点也比较明显，由于线路中串联了电阻，会影响信号的上升时间。并且另外由于电阻的分压，使得发送端输出减小。 

4.2 并联端接（接收端并联电阻）

在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。 

从波形上分析，过冲基本被消除。上拉并联端接的波形低电平有很明显的上移，下拉并联端接的波形高电平有很明显的下移。不管是上拉并联端接还是下拉并联端接，信号波形的峰峰值都比使用源端端接时要小一些。

并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗

常见应用：以高速信号应用较多。

4.3 AC并联端接

并联端接为消除直流功耗，可以采用如下所示的AC并联端接（AC终端匹配）,要达到匹配要求，端接的电阻应该和传输线的特征阻抗Z0相等。

优缺点描述如下：
（1）优点
1、适用于多个负载
2、无直流功耗增加
（2）缺点
1、需要两个器件
2、增加了终端的容性负载，增加了RC电路造成的延时
3、对周期性的信号有效（如时钟），不适合于非周期信号（如数据）

为什么电路端接电阻能改善信号完整性？ - 这人很有趣 - 博客园

4.4 戴维南端接

戴维南端接同终端匹配，如下图，要达到匹配要求，终端的电阻并联值要和传输线的特征阻抗Z0相等。

 

优缺点描述：
（1）优点
1、适用于多个负载
2、很适用于SSTL/HSTL电平上拉或下拉输出阻抗很好平衡的情况。
（2）缺点
1、直流功耗增加
2、需要两个器件
3、端接电阻上拉到电源或下拉到地，会使得低电平升高或高电平降低
4、电阻值较难选择，电阻值取值小会使低电平升高，高电平降低更加恶劣；电阻值取大有可能造成不能完全匹配，使反射增大，可以通过仿真来确定。

如有错误的地方，感谢指正。