- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA Vivado环境下实现计数器
4.点击 RTL ANALYSIS→Open Elaborated Design→Schematic 项，可以查看 RTL 描述后的结构，如下所示。SIMULATION→Run Simulation→Run Behavioral Simulation进行。5.新建一个仿真文件命名为counter_simulation。
2023-06-23 13:50:11
1921
1
原创 FPGA Vivado环境下实现D触发器
当时钟 CLK 发生上升沿或下降沿时（取决于D触发器的类型），且使能信号 EN 为高电平时，D触发器根据输入数据 D 来更新其状态。当复位信号 RESET 为高电平时，无论时钟 CLK 和使能信号 EN 的状态如何，触发器均处于复位状态，输出为复位信号的稳定状态。如果是上升沿触发的D触发器，在时钟上升沿时，输入数据 D 的值将被传递到触发器的输出端 Q 中，即 Q = D。如果是下降沿触发的D触发器，在时钟下降沿时，输入数据 D 的值将被传递到触发器的输出端 Q 中，即 Q = D。
2023-06-22 18:03:24
2422
原创 C语言：将十进制正整数转化为二进制数
十进制正整数转化为二进制数实现的文字描述：对十进制正整数进行多次除以2（当商为0时结束），记录每次的余数，最后对余数进行逆序输出。
2023-02-20 18:25:09
1004
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人