- 博客(13)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 Vue2.15 eleme2.15时表格显示不出来数据问题
解决方法：删除node_modudles，package.json和package-lock.js，然后。问题描述：如果没有数据会显示没有数据，但是你正确输入问题时会发现数据显示不了、npm cache clean --force清理缓存。原因：code-js版本太高，版本之间并不依赖。
2025-01-11 22:06:38
140
原创 python - 无效版本规范错误 : Invalid version spec: =2. 7
具体：conda create --name newName python=3.7。看看你所在的环境是不是(base）,base是无权更新的。# 激活新建的虚拟环境。
2024-06-05 14:14:36
442
原创 合工大头歌 计算机体系结构
/ 相当于SystemVerilog中“logic result_is_zero;// 相当于SystemVerilog中“logic [7:0] out;/*检验是否溢出*//*检验是否溢出*/
2023-10-30 19:42:32
96
1
原创 合工大计算机体系结构 头歌作业 编码器
reg [2:0]Y;reg valid;case(Din)endcaseif(EN==1)if(Din!=0)valid=1;elsevalid=0;elsevalid=0;endreg [2:0]Y;reg valid;casex(Din)endcaseif(EN==1)if(Din!=0)valid=1;elsevalid=0;elsevalid=0;endreg valid;if(EN)begin。
2023-10-30 19:39:54
149
1
原创 合工大计算机体系结构 头歌作业 译码器（基础版）答案
交流用，别照搬reg [7:0]Y;Y=8'b0;if(en==1)case(Din)endcaseelseendreg [7:0]Y;integer i;Y=8'b0;if(en==1)for(i=0;i<8;i=i+1)if(Din==i)Y[i]=1'b1;endcase(x)endcaseend。
2023-10-02 11:42:08
268
1
原创 合工大计算机体系结构 头歌作业 多路选择器基础版
/ 相当于SystemVerilog中“logic out0, out1;因为很多题网上找不到答案所以写出来后分享，希望大家可以自己做。
2023-10-01 13:56:26
235
原创 Verilog 头歌习题 256选一选择器
/ 请在下面添加代码，完成256选1多路选择器的建模。这里sel是隐式转换为实数类型与interger进行比较吗？// 代码量预计1行。
2023-09-29 15:26:23
175
1
原创 hfut：＜5＞将单链表Ｌ中的奇数项和偶数项结点分解开，并分别连成一个带头结点的单链表，然后再将这两个新链表同时输出在屏幕上，并保留原链表的显示结果，以便对照求解结果。
void list::devide(list& A, list& B) {//A链为奇数链，B链为偶数链 node* p = head->next; node* pa = A.head; node* pb = B.head; while (p != NULL) { node* u = new node;//插入用的结点 u->data = p->data; if ((p->data) % ...
2022-04-24 15:18:35
1938
java路径修改问题
2024-12-25
TA创建的收藏夹 TA关注的收藏夹
TA关注的人