博客展示了FPGA开发相关代码，包含寄存器定义及在时钟上升沿触发的逻辑，还有考虑复位信号的逻辑代码，作者表示剩下代码可通过后台私信获取。
reg Q;
always_ff @(posedge sys_clk) begin
Q=D;
end
reg Q;
always_ff @(posedge sys_clk) begin
if(sys_rst_n)
Q=D;
else Q=0;
end
————————————————
剩下代码懒得写啦，后台私信我要剩下代码哦
合工大 时序逻辑设计 头歌作业 计算机体系结构
于 2023-10-30 19:45:54 首次发布
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
