低功耗设计手册-第九章 频率、电压缩放设计

在特定的技术范围内可以调整CMOS的电源电压；门延迟、建立和保持时间，甚至存储器访问时间在有限的范围内随着工作电压的降低而单调地调整。线性电压降低导致了动态功率消耗和泄漏功率的平方律（二次方）降低。

前面的章节集中于优化动态功率的基本多电压技术和解决先进技术节点上的泄漏功率的技术。电压调节-基于工作负载降低电源电压和时钟频率-是一种更积极的动态功率降低技术。它对于0.18um和0.13um的技术节点（通常分别为1.8V和1.2V的标准工作电压）很有效，其存在显著的电压裕度。在一般的90nm节点（及以下）中，没有足够的裕度来非常有效地使用电压缩放。但它可以适用于90nm、65nm及以下的“低泄漏”技术节点，因为相比于同等的通用或高速工艺，这些节点在更高的电压下运行。(例如，90nm的低压工艺运行在1.2V的标称电压，“通用”或高速进程节点为1.0V)。

电压缩放技术给系统设计和实现过程都带来了复杂的问题，但对于便携式电池供电的产品也很有价值。在SOC上的逻辑很少需要始终运行在性能的极限，而且在许多系统中可能有几种不同的性能配置文件。例如，动态缩放处理器或多媒体子系统的电源电压，可以显著提高最终产品的电池寿命。

但是每个缩放的电压域都引入了另一个电压调节器，通常是芯片外的，并且需要在跨电压边界的不同模拟值之间进行交互。