qq_44771363的博客

原创 Verilog中的逻辑位移与算术位移的区别

在实际的信号编译中，在内存中是按照原码显示还是将其当作负数按照补码形式显示，本质上取决于定义数据的时候是否添加了负号，而于定义的数据本身无关如果想要实现算术位移，那么就要求在定义变量的时候将其定义为符号型变量。如果不加定义，Verilog中默认认为数据是无符号型的，就会导致算术位移仍然按照逻辑位移的方式执行。