《嵌入式系统》 |(二)ARM Cortex M3 体系结构 知识梳理

系列索引《嵌入式系统》 | 嵌入式系统 重点知识梳理



ARM Cortex M3 处理器

ARM Cortex-M3处理器基于ARM7

基于哈佛体系结构的32位ARMv7处理器
在这里插入图片描述
在这里插入图片描述

ARM Cortex-M3处理器组成

在这里插入图片描述

ARM Cortex-M3处理器结构

在这里插入图片描述

Cortex M3的总线接口

指令和数据总线均32位

在这里插入图片描述

在这里插入图片描述

Cortex M3的调试系统

在这里插入图片描述

Cortex M3的寄存器及其作用

16个寄存器,分别作用如下:

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
另外CPSR SPSR ,CPSR:程序状态寄存器,SPSR:程序状态保存寄存器 SPSR用于保存CPSR的状态,主要用于中断.

通过读CPSR可以获得当前处理器的工作状态。读SPSR寄存器可以获得进入异常前的处理器状态。

Cortex M3的工作状态、特权分级及操作模式

工作状态

在这里插入图片描述
特权级别
在这里插入图片描述

操作模式

在这里插入图片描述
在这里插入图片描述

操作模式和特权级间的的相互转换

在这里插入图片描述

在这里插入图片描述

Cortex M3的中断与异常的处理过程

ARM Cortex-M3处理器支持 —— 11种系统异常(内部) ——240种外部中断

CM3内核所有中断机制都由嵌套向量中断控制器NVIC实现

ARM Cortex-M3处理器异常处理过程
在这里插入图片描述
在这里插入图片描述

Cortex M3的双堆栈及其作用

CM3的堆栈是满递减栈,数据进栈指令由PUSH指令完成,数据出栈指令由POP指令完成

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

Cortex M3的存储映射

存储映射在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

启动模式

STM32F103微控制器根据BOOT模式引脚的选择,将每个启动模式下的物理存储区域映射到存储块0(启动存储区),启动延迟后,CPU从启动存储器的0x00000004指示的地址开始执行代码。

在这里插入图片描述

位带操作的作用,存储格式

位带操作

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

存储器格式(大小端格式)

在这里插入图片描述
在这里插入图片描述[图片]

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

低功耗模式

在这里插入图片描述

小结

在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值