Verilog学习之四输入与或非运算输出

加冰老盐柠檬

已于 2022-09-24 09:58:19 修改

阅读量1.4k

点赞数

分类专栏： FPGA 文章标签：学习

于 2022-09-24 09:56:52 首次发布

本文链接：https://blog.youkuaiyun.com/qq_42538417/article/details/127021560

版权

FPGA 专栏收录该内容

6 篇文章

订阅专栏

这篇博客介绍了Verilog中的一种特殊位运算——自身位运算，包括按位与(&)、按位或(|)和按位异或(^)。通过实例展示了如何使用这些运算符来检查输入信号全1、非0的情况，并解释了其在FPGA设计中的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

对数组所有位进行运算。一时兴起刷题遇到的，没有见过这样的写法（属于是FPGA超级小白了），查了一下是自身位运算。
在这里插入图片描述

module top_module( 
    input [3:0] in,
    output out_and,
    output out_or,
    output out_xor
);
	assign out_and=&in;
	assign out_or=|in;
	assign out_xor=^in;    
endmodule

除了我们比较常见的位运算外，还有一种位运算叫自身位运算，也是一种比较通用的用法，即放在信号前做运算，同上那个例子：

if (& GPIO_SW_N_delay)
	;
else if (| GPIO_SW_N_delay)
	;

分别表示当GPIO_SW_N_delay全1和非0的情况。