- 博客(7)
- 收藏
- 关注
RSS订阅原创 Verilog学习-HDLBits-状态机(2025/4/3)
感觉我似乎对状态机有更深的理解了,状态机的状态其实就是可能性的排列组合,在组合数少的情况下,根本没有必要给状态起名,起名意味着概括,概括意味着背后会有复杂的电路关系。
2025-04-03 16:52:43
301
原创 Verilog学习-HDLBits-状态机-二进制补码生成器-米利机
现在我打算用米利机实现功能,对于状态划分有些许疑惑,从状态机功能角度考虑,无非就是对输入取反与否两种状态,但是在Moore机中额外加入了一个状态(第一次遇到1),但在功能上它应该和第一种状态一样(保持不变),它的作用就是描述机器第一次读取到了1,现在把他俩合并了,相比于Moore就实现了快一个周期但这题似乎mealy和Moore界限不是很清晰?
2025-04-03 16:13:58
203
原创 Verilog学习- HDLBits-状态机-UART协议
的题卡很久，但都是因为很多小毛病：位宽分配有问题（对于三位，最多计算到8-1），少提交一个信号（奇偶校验时的in），状态划分有问题（空闲态，准备态，信号态，奇偶校验态，停止态，错误态），中间寄存器应该在空闲态恢复初始，停止态（代表正确工作完毕）应该判断是否转准备态，否则会漏一拍。思路就是继续划分状态,接收态b,接收态c,接收态d;这里划分为:空闲态,准备态(接收信号低),接收态(8个信号),决策态(判断结束信号是否为高),错误态,正确态(其next应该与准备态一致,保证连续工作)。因此这两种状态也要区分;
2025-04-01 22:51:44
162
原创 Verilog学习-HDLBits-状态机-HDLC协议
再次总结两种风格，第一种从。）但是我认为这种方式不利于读取帧之间的有用数据.代码如下。），第二种风格比较容易理解，状态图如下，，我用了两种风格去写状态机，对于第一种风格，，抛弃插入位，读到结束帧，错误状态）另外第一种风格状态分配还可以继续更改。出发（空闲，读到起始帧，读取有用。（即开始帧与结束帧合并为。信号的组合用计数器包含。定义拓展为空闲态受到。现在不止包括有用信号。
2025-04-01 22:40:31
728
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人