- 博客(5)
- 收藏
- 关注
RSS订阅原创 手撕01 | 流水灯设计
流水灯，顾名思义，有若干个排列成一列的led灯，按照顺序像流水一样点亮的灯。写的代码是为了控制led按照时间顺序点亮和熄灭。//输入时钟，晶振产生的时钟input rst_n, //low 低有效复位信号//流水线led灯的输出，一般来说led是低电平有效reg div_10;//分频后的时钟信号//计数器。
2025-08-09 22:27:28
1138
原创 FPGA04 | 时序逻辑之建立时间与保持时间
数据如果传输速度太慢，会导致建立时间违例数据如果传输速度太快，会导致保持时间违例建立时间和保持时间是时序逻辑的根本，通过Tsu和Thold可以定义一个触发器的采样窗口，在采样区间内保持数据稳定，以此避免亚稳态的情况。
2025-07-20 16:47:11
715
原创 FPGA03 | 3种触发器的工作原理与内部结构
当clk信号拉高时候，Q（latch）随着D变化，由于物理限制，会存在一定的延迟，标注在途中的delay。当clk信号为上升沿的时候，采集对应时刻的D信号状态，赋值给Q（flop)，图中粉色字迹标注，在clk的第二个上升沿的位置，D位于高电平，Q（flop）变为高电平。由于内部原理已经在上一篇讲述，就不再赘述，与SR-ff的主要区别就是在Master之前还有两个与门，这是J=1，K=1时可以toggle的关键。左边是D触发器，相比右边的D锁存器，多了一个三角，这个是边沿触发的意思，只有上升沿可以识别通过。
2025-07-16 18:32:47
1790
原创 FPGA学习笔记02 | ３种锁存器的内部结构与工作原理
说到触发器，就要从latch锁存器讲起，再到flip-flop触发器，是不同的触发条件（电平和边沿）。主要的功能就是存储记忆功能。
2025-07-05 19:48:54
821
原创 FPGA学习笔记01 | 基础定义&组合时序概念
FPGA 全称为 Field Programme Gate Array ， 现场可编程逻辑门阵列。用通俗的语言来说，FPGA更像是有很多的积木块儿，开发者根据需要实现的目标，来选择用哪些积木来搭建这个建筑。由此可见，根据开发者自选积木（对应开发当中的IP）来组合功能，我们可以得到FPGA灵活、可编程（也就是组合不同IP）的特点。现场这个特点呢，主要是说可以随时重复写入。门阵列是指的FPGA内部有大量的LUT（Look up table查找表），这样就会免除很多的计算，直接把结果写在查找表里面。
2025-07-04 21:39:13
640
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人