2022春天的坑

原创

已于 2022-03-26 13:32:47 修改 · 1.7k 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#神经网络 #边缘计算

于 2022-03-24 18:52:47 首次发布

博主列举了2022年上半年要完成的技术项目，包括神经网络加速器的研究与移植，涉及手写数字识别、MobileNetV2和YOLO Tiny的加速。在神经网络加速器的实现中，遇到了HLS工具的bug、Vivado的警告等问题，并分享了解决方案。同时，还提到了光通信项目的调制解调任务，以及集创赛景嘉微比赛中的上采样IP开发。在线算法与科研工作相结合，为神经网络加速器设计提供支持。

这里写自定义目录标题

开坑

开坑

在这里列出所有我要填的坑，我要在2022的上半年，填上这些坑，要在论坛上做填坑记录。

神经网络加速器

我会研究一个大佬的三个工程，包括小神经网络加速手写数字识别，mobilenetv2加速器，yolo tiny加速器。
把这三个加速器移植到我的板卡上，吃透跑通。作为后续科研的benchmark。
我使用的板卡用的芯片是XCZU15EG，资源蛮多的mpsoc。加速器都跑在这上面。调完之后，我会搞个pynq版本，用于电子系统设计课的助教，这就很帅了。
踩到的坑列个表：

hls 2020.1的bug，export rtl会报错，需要将电脑系统时间改到2022以前，才能正常

c综合时报错：ERROR: [HLS 214-200] Bundle name conflict happens between interface pragma,
possible reason:
(1) same with maxi offset=off bundle name;
(2) same bundle name between maxi and s_axilite interfaces;
(3) same with port name directly;
我是怎么解决的呢？我发现bundle name和port name一样了，这在2019.2是没问题的，但在2020.1有问题，于是修改了bundle的名字

vivado连连看时的critical warning:
[xilinx.com:ip:smartconnect:1.0-1] design_1_axi_smc_2_0: The device(s) attached to /S01_AXI do not share a common clock source with this smartconnect instance. Re-customiz